元件搭载用基板及其制造方法、以及半导体模块

    公开(公告)号:CN101262739B

    公开(公告)日:2011-05-04

    申请号:CN200710307780.4

    申请日:2007-07-31

    CPC classification number: H01L2224/16225

    Abstract: 本发明提供一种元件搭载用基板、元件搭载用基板的制造方法以及半导体模块,能够减少核心基板上设置的电路基板与其上搭载的电路之间的接触不良,提高作为多层元件搭载用基板的可靠性。元件搭载用基板具有:电路基板(6),其由基板(1)、在基板(1)上设置的保护(层)2、在保护层(2)上设置的绝缘层(3)以及在绝缘层(3)形成的导电层(5)(导电部5a~5c)构成;电路基板(10),其搭载在电路基板(6)上,由基材(7)、在基材(7)的下面设置的导电层(8)(导电部8a,8b)、在基材(7)的上面设置的导电层(9)(导电部9a)构成。在此,通过将电路基板(10)压附在电路基板(6)上,导电部(8a)与导电部(5a)一同被埋设在绝缘层(3)中,在绝缘层(3)中形成导电部(8a)和导电部(5a)的连接部(11),将电路基板(10)与电路基板(6)电连接。

    半导体器件的制造方法
    7.
    发明公开

    公开(公告)号:CN1447412A

    公开(公告)日:2003-10-08

    申请号:CN03107903.2

    申请日:2003-03-21

    CPC classification number: H01L21/76235

    Abstract: 一种制造半导体器件的方法,包括在半导体衬底(1)上形成缓冲膜(10),形成元件隔离沟槽(2),在元件隔离沟槽的表面上形成氧化膜(3),以及用氢氟酸清洗半导体衬底。清洗去除了部分缓冲膜,缓冲膜的端部从元件隔离沟槽的顶边向内去除预定的距离(x)。距离和氧化膜的厚度(d)由表达式0≤x≤(d/2sinθ)表示,其中x表示距离,θ表示平行于半导体衬底的平面和元件隔离沟槽的侧面之间的角度。

Patent Agency Ranking