-
公开(公告)号：CN1843997B
公开(公告)日：2011-05-18
申请号：CN200610072585.3
申请日：2006-04-07
Applicant: 富士电机电子技术株式会社
Abstract: 本发明提供一种对玻璃基体进行镀层的方法，其可利用无电解镀层法，在由玻璃材料制成的基体上，密合性良好地、均匀地形成甚至膜厚为1μm以上的镀膜。在由玻璃材料制成的基体上，依次至少实施玻璃活化处理(S2)、硅烷偶联剂处理(S3)、Pd催化处理(S4)、Pd结合处理(S5)后，利用无电解镀层(S6)形成膜厚为0.02μm～0.5μm的预镀膜并在200℃以上350℃以下的温度下实施退火处理(S7)，在该预镀膜上实施无电解镀层(S8)。
-
公开(公告)号：CN101752053A
公开(公告)日：2010-06-23
申请号：CN200910252056.5
申请日：2009-12-04
Applicant: 国立大学法人东北大学 , 富士电机电子技术株式会社
CPC classification number: G11B5/656 , G11B5/851 , H01F10/16 , H01F41/18 , H01L43/10 , Y10T428/1114 , Y10T428/115 , Y10T428/32
Abstract: 本发明涉及磁性薄膜及其制造方法和使用其的各种应用装置。本发明涉及含有其中原子有序排列的L11型Co-Pt-C合金的磁性薄膜，能够实现关于L11型Co-Pt-C合金的优良有序度，以获得磁性薄膜的优良磁各向异性。因此，在使用该磁性薄膜的各种应用装置中，可以高水平地获得其大容量化和/或高密度化。
-
公开(公告)号：CN100589243C
公开(公告)日：2010-02-10
申请号：CN200610005457.7
申请日：2006-01-18
Applicant: 富士电机电子技术株式会社
CPC classification number: H01L23/34 , H01L23/3735 , H01L24/32 , H01L24/83 , H01L2224/291 , H01L2224/29109 , H01L2224/29111 , H01L2224/32225 , H01L2224/83801 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01019 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/01049 , H01L2924/0105 , H01L2924/01051 , H01L2924/01068 , H01L2924/01082 , H01L2924/0132 , H01L2924/0134 , H01L2924/014 , H01L2924/10253 , H01L2924/1305 , H01L2924/13055 , H01L2924/15787 , H01L2924/3511 , H05K1/0306 , H05K3/0061 , H05K3/341 , H05K3/3463 , H01L2924/01083 , H01L2924/00014 , H01L2924/3512 , H01L2924/00
Abstract: 提供了一种考虑到环境影响的高可靠度的半导体器件。在功率半导体模块的制造中，通过使用无铅焊料，通过焊料层将在其两个表面上具有陶瓷板和导体层的绝缘基片连接至散热基底，并通过焊料层将诸如IGBT之类的半导体芯片连接至绝缘基片。另外，在焊接绝缘基片和散热基底之前，弯曲散热基底使它与绝缘基片相对一侧的表面凸起并通过焊接使其平坦或大致平坦，在所述绝缘基片中，所述导体层具有大于或等于0.4mm的厚度。因此，当将散热基底附加至冷却片等上时，它们的热阻较小，从而有效地散发半导体芯片的热量以防止异常温度升高。
-
公开(公告)号：CN101640098A
公开(公告)日：2010-02-03
申请号：CN200910152089.2
申请日：2009-07-28
Applicant: 国立大学法人东北大学 , 富士电机电子技术株式会社
CPC classification number: G11B5/656 , B82Y25/00 , G11B5/65 , G11B5/82 , H01F10/16 , H01F10/3254 , H01F10/3286 , H01F41/18 , H01L43/08 , H01L43/10 , H01L43/12 , Y10T428/115 , Y10T428/32
Abstract: 本发明提供一种可以较低地抑制饱和磁化Ms、又可以提供高Ku的磁性薄膜及其成膜方法、以及应用该磁性薄膜的各种装置。本发明的磁性薄膜含有具有L1 1 型的原子的有序结构的Co-M-Pt合金(所述M表示单一或者多个除Co和Pt以外的金属元素)，例如，所述Co-M-Pt合金为Co-Ni-Pt合金，组成如下，Co为10～35(at％)，Ni为20～55(at％)、剩余部分为Pt。另外，所述磁性薄膜应用于在垂直磁记录介质、隧道磁电阻元件(TMR)、磁阻式随机存储器(MRAM)、微机电系统装置等中使用的磁性膜中。
-
公开(公告)号：CN101609826A
公开(公告)日：2009-12-23
申请号：CN200910140303.2
申请日：2005-09-09
Applicant: 富士电机电子技术株式会社
IPC: H01L23/495 , H01L23/48 , H01L23/498 , H01L25/00
CPC classification number: H01L23/49861 , H01L25/072 , H01L2224/32225 , H01L2924/1305 , H01L2924/13055 , H01L2924/00
Abstract: 本发明提供一种能够高效率制造的功率半导体模块及其制造方法。在功率半导体模块(1)中，引线框(9)同时具有内部端子(30)和外部端子(6)，其多个外部端子(6)同时被软焊在半导体芯片(8)上。因此，没有必要如引线接合那样逐根进行连接，从而能够高效率得到功率半导体模块。此外，因为不是用引线接合来进行连接，所以可以确保足够的电流容量。此外，在功率半导体模块(1)的制造过程中，不进行引线接合，而是通过回流焊接同时在同一工序中进行绝缘电路基板(7)和半导体芯片(8)、以及半导体芯片(8)和引线框(9)的接合。因此，能够使其安装时间缩短到非常短，从而能够高效率地制造功率半导体模块。
-
Patent Agency Ranking
公开(公告)号：CN101523597A
公开(公告)日：2009-09-02
申请号：CN200780038264.4
申请日：2007-12-11
Applicant: 爱信艾达株式会社 , 富士电机电子技术株式会社
CPC classification number: H05K1/144 , H01L23/24 , H01L24/40 , H01L25/072 , H01L25/162 , H01L25/18 , H01L2224/40137 , H01L2224/83801 , H01L2224/84801 , H01L2924/00014 , H01L2924/1305 , H01L2924/13055 , H01L2924/181 , H05K3/0061 , H05K3/284 , H05K2201/042 , H05K2201/10924 , H05K2201/2018 , Y10T29/49126 , H01L2924/00 , H01L2924/00012 , H01L2224/37099
Abstract: 本发明能够使在上下方向配设成对的基板并将填充材料填充在下侧基板的周围而成的电子电路装置小型且廉价，并且关于上侧基板的耐振动性，使其耐振动性较高、可靠性较高。该电子电路装置具备：形成有主电路的下侧基板(5)；形成有对主电路进行驱动控制的驱动控制电路的上侧基板(6)；以及在周边部的外面具有主电路以及驱动控制电路的外部导出端子(9)并在比周边部靠内侧的位置具有基板收纳空间的树脂外壳(3)，是上侧基板(6)位于下侧基板(5)的上方的配置，用填充材料填充下侧基板(5)的上方空间而成。为构成该电子电路装置而将填充材料设为树脂并具备利用处于硬化状态的树脂被定位固定在比下侧基板靠上方的位置的支撑体(2)，用此支撑体(2)来固定支撑上侧基板(6)。
-
公开(公告)号：CN101521023A
公开(公告)日：2009-09-02
申请号：CN200910006814.5
申请日：2009-02-27
Applicant: 富士电机电子技术株式会社 , 学校法人早稻田大学
CPC classification number: G11B5/855
Abstract: 本发明提供一种图案化的磁记录介质的制造方法，包括不使磁性层(3)的磁特性劣化地彻底剥离磁性层(3)上的刻蚀抗蚀剂的工序，刻蚀抗蚀剂是在磁性层(3)的刻蚀中使用的。其特征在于，在磁性层(3)的刻蚀中所使用的刻蚀抗蚀剂的剥离工序包括下述工序：在减压下，向此磁性层(3)或第1保护层(4)上的抗蚀剂照射受激准分子VUV激光的工序；以及将残留在磁性层(3)或第1保护层(4)上的抗蚀剂覆膜(5)浸渍到抗蚀剂剥离剂溶液中并清洗去除的工序。
-
公开(公告)号：CN101515459A
公开(公告)日：2009-08-26
申请号：CN200910007634.9
申请日：2009-02-16
Applicant: 富士电机电子技术株式会社
Inventor： 堀口道子
CPC classification number: G11B5/82 , B82Y10/00 , G11B5/743 , G11B5/8408 , G11B5/855
Abstract: 本发明提供具备具有划分信息记录区域的凹凸图案的磁性层、耐腐蚀性优异的第一保护层和磁头滑动性优异的第二保护层的图案化磁记录介质及其制造方法。其包括具有划分信息记录区域的道状和/或点状的凹凸图案的磁性层、覆盖该磁性层的第一保护层和形成在该第一保护层的凸部图案顶部上的第二保护层，该第二保护层由利用FCA法或FCVA法形成的四面体碳(ta－C)膜构成。其制造方法包括在底层或磁性层上利用纳米压印法形成光固化性抗蚀剂的蚀刻图案、蚀刻底层或磁性层形成凹凸图案的工序；在磁性层的凹凸图案上利用等离子体CVD法形成第一保护层的工序；和在该第一保护层的凹凸图案的至少顶部利用FCA法或FCVA法形成由四面体碳(ta－C)膜构成的第二保护层的工序。
-
公开(公告)号：CN101483046A
公开(公告)日：2009-07-15
申请号：CN200910000287.7
申请日：2009-01-09
Applicant: 富士电机电子技术株式会社
Inventor： 谷口克己
IPC: G11B5/855
CPC classification number: G11B5/855
Abstract: 本发明目的在于提供一种在形成中间层的凹凸图案时的干式蚀刻工艺中，能够以高精度仅对必要部位进行加工的图案化介质型磁记录介质的制造方法。其包括在基板上依次形成软磁层、蚀刻阻挡层、种子层、中间层、硬掩模层和抗蚀剂的工序；将上述抗蚀剂图案化，得到抗蚀剂图案的工序；将上述抗蚀剂图案作为掩模，对硬掩模层进行蚀刻，得到图案状硬掩模层的工序；剥离上述抗蚀剂图案的工序；将上述图案状硬掩模层作为掩模，对上述中间层进行蚀刻，得到图案状中间层的工序；剥离上述图案状硬掩模层的工序；和形成磁记录层的工序，该工序在上述图案状中间层上形成垂直取向部，并在上述种子层上形成无规取向部。
-
公开(公告)号：CN101452925A
公开(公告)日：2009-06-10
申请号：CN200810184311.2
申请日：2008-12-03
Applicant: 富士电机电子技术株式会社
IPC: H01L25/00 , H01L23/488
CPC classification number: H01L25/072 , H01L24/37 , H01L24/40 , H01L2224/371 , H01L2224/37124 , H01L2224/37147 , H01L2224/37599 , H01L2224/40095 , H01L2224/40137 , H01L2224/40139 , H01L2224/40225 , H01L2224/48091 , H01L2224/73221 , H01L2224/84205 , H01L2224/84214 , H01L2224/84801 , H01L2924/01079 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13091 , H01L2924/3011 , H01L2924/3025 , H01L2924/00014 , H01L2924/00
Abstract: 根据本发明，有可能容易地改变设置有封装在树脂外壳中的半导体元件的半导体器件中的至少一个接线端子的布局。提供了一种半导体器件，包括：固定支撑在树脂外壳中的多个外部连接端子；封装在该树脂外壳中的IGBT元件和FWD元件；以及设置有至少一个接线端子——各IGBT元件通过它分别电连接到外部连接端子——的至少一个端子块。根据该半导体器件的配置，在设置有封装在树脂外壳中的半导体元件的半导体器件中接线端子的布局可容易地改变。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.06 seconds)
