公开(公告)号：CN105874597A

公开(公告)日：2016-08-17

申请号：CN201580003682.4

申请日：2015-06-16

Applicant: 富士电机株式会社

Inventor： 山路将晴

IPC: H01L27/08 ,  H01L21/76 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/088 ,  H02M3/155 ,  H02M7/48

CPC classification number: H03K19/018521 ,  H01L21/76 ,  H01L21/761 ,  H01L21/76224 ,  H01L21/823892 ,  H01L27/082 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/7393 ,  H01L29/861 ,  H02M7/003 ,  H03K17/567

Abstract: 在n型阱区(3)配置有Vs电位区(81)和H?VDD电位区(82)，沿着外周而环状地配置有将n型阱区(3)内的Vs电位区(81)和H?VDD电位区(82)与作为耐压区的n?型阱区(4)以结分离的方式进行分离的p?型分离区(53)。n?型阱区(4)包围n型阱区(3)的周围，并且被固定在GND电位的p型阱区(5)包围。在比p?型分离区(53)更靠近内侧的位置配置有固定在H?VDD电位的第三高浓度区(54)和第三拾取电极(55)。在与p?型分离区(53)更靠近外侧的位置，沿着p?型分离区(53)的外周配置有固定在H?VDD电位的第二高浓度区(51)和第二拾取电极(52)。由此，能够防止半导体集成电路装置的误动作、损坏。

公开(公告)号：CN104658971A

公开(公告)日：2015-05-27

申请号：CN201410048881.4

申请日：2014-02-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  谢弘璋 ,  吴汉威

IPC: H01L21/77 ,  H01L21/336

CPC classification number: H01L21/823431 ,  H01L21/30604 ,  H01L21/3086 ,  H01L21/3088 ,  H01L21/31055 ,  H01L21/823821 ,  H01L21/845 ,  H01L29/66545 ,  H01L29/66795 ,  H01L21/76 ,  H01L21/762 ,  H01L21/77

Abstract: 本发明公开一种制造鳍式场效应晶体管（FinFET）器件的方法。在衬底上形成多个芯轴部件。沿着芯轴部件的侧壁形成第一间隔件且沿着第一间隔件的侧壁形成第二间隔件。两个相邻的背对背的第二间隔件在衬底的第一区域中以间隙间隔开且在衬底的第二区域中合并在一起。在间隙中形成介电部件且在衬底的第三区域中形成介电台状件。在第一切割过程中去除第一间隔件的第一子集。通过使用第一间隔件和介电部件作为蚀刻掩模蚀刻衬底来形成鳍和沟槽。

公开(公告)号：CN104425460A

公开(公告)日：2015-03-18

申请号：CN201410367999.3

申请日：2014-07-30

Applicant: 恩智浦有限公司

Inventor： 帕特里斯·加芒 ,  奥利弗·泰森

IPC: H01L23/552 ,  H01L23/64

CPC classification number: H01L21/76 ,  H01L23/552 ,  H01L23/645 ,  H01L23/66 ,  H01L24/16 ,  H01L2223/6677 ,  H01L2224/16227 ,  H01L2924/15311 ,  H01Q1/48 ,  H01Q1/521 ,  H05K1/0225

Abstract: 本发明提供了一种用于封装设备的集成电路。电路包括：具有第一和第二电磁辐射元件的电路，第一和第二电磁辐射元件制造在芯片上；封装衬底包括上表面和下表面；在封装衬底的下表面上提供的接地层，接地层适于连接至印刷电路板的接地面。芯片设置在封装衬底的上表面上。接地层包括空隙，布置至少一部分空隙以便使第一电磁辐射元件和第二电磁辐射元件至少部分电磁隔离。

公开(公告)号：CN104112743A

公开(公告)日：2014-10-22

申请号：CN201410145462.2

申请日：2014-04-11

Applicant: 飞思卡尔半导体公司

Inventor： 李强 ,  O·L·哈丁 ,  S·贾拉勒戴恩 ,  R·M·塞卡雷努 ,  M·J·祖尼诺

IPC: H01L27/06 ,  H01L23/58

CPC classification number: H01L27/0203 ,  H01L21/76 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/585 ,  H01L23/645 ,  H01L27/08 ,  H01L28/10 ,  H01L29/402 ,  H01L29/404 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及带有不连续保护环的集成电路芯片。电子装置(10)包括半导体衬底(16)、被放置在所述半导体衬底（16）并由其支撑并且包括电感器(20)的电路块(12)以及围绕所述电路块(12)的不连续噪声隔离保护环(22)。所述不连续噪声隔离保护环(22)包括由所述半导体衬底(16)支撑的金属环(40)以及被放置在所述半导体衬底(16)中，具有掺杂浓度水平，并且电耦合于所述金属环(40)以抑制所述半导体衬底(16)中的噪声到达所述电路的环形区域(42)。所述金属环(40)具有第一间隙(44)以及所述环形区域(42)具有第二间隙(46)。

公开(公告)号：CN103872049A

公开(公告)日：2014-06-18

申请号：CN201310210184.X

申请日：2013-05-30

Applicant: 旺宏电子股份有限公司

Inventor： 吴明宗 ,  洪士平

IPC: H01L27/06 ,  H01L21/76

CPC classification number: H01L21/76 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3083 ,  H01L21/32137 ,  H01L21/76229 ,  H01L27/10894

Abstract: 本发明是有关于一种半导体装置及半导体装置的制造方法。该半导体装置包括一基板及配置在基板上方的多个第一与第二堆叠构造。多个第一与第二堆叠构造是由一间隙所分离。基板包括在多个第一堆叠构造的构造之间的第一沟槽、在多个第二堆叠构造的构造之间的第二沟槽以及在间隙中的第三沟槽。第一沟槽的深度小于第三沟槽的深度。

公开(公告)号：CN103594474A

公开(公告)日：2014-02-19

申请号：CN201310043672.6

申请日：2013-02-04

Applicant: 爱思开海力士有限公司

Inventor： 李闰敬 ,  安正烈

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/76 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/764 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/088 ,  H01L27/11521 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/1033 ,  H01L29/42336 ,  H01L29/7881

Abstract: 提供了一种半导体存储器器件及其制造方法。所述器件包括：半导体衬底，其中交替限定了有源区和隔离区，且在与所述有源区和所述隔离区相交的方向上限定了支持区；第一沟槽，形成在所述隔离区中；第二沟槽，形成在所述有源区和所述隔离区中的第一沟槽之下；以及支持层，形成在所述支持区中的第一沟槽之下。

公开(公告)号：CN103367424A

公开(公告)日：2013-10-23

申请号：CN201310100368.0

申请日：2013-03-26

Applicant: 富士通株式会社

Inventor： 吉川俊英

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L27/088 ,  H01L21/02178 ,  H01L21/02318 ,  H01L21/28264 ,  H01L21/76 ,  H01L21/76229 ,  H01L29/0649 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/4903 ,  H01L2924/181 ,  H01L2924/00012

Abstract: 本发明提供化合物半导体及其制造方法。本发明提供一种AlGaN/GaN HEMT，其包括化合物半导体堆叠结构；在化合物半导体堆叠结构上界定元件区的元件隔离结构；形成在元件区上而不形成在元件隔离结构上的第一绝缘膜；至少形成在元件隔离结构上并且氢含量高于第一绝缘膜的氢含量的第二绝缘膜；以及通过第二绝缘膜形成在化合物半导体堆叠结构的元件区上的栅电极。

公开(公告)号：CN102088036B

公开(公告)日：2013-01-30

申请号：CN201010537744.9

申请日：2010-11-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宗霖 ,  叶致锴 ,  张长昀 ,  袁锋

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66666 ,  H01L21/76 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/66795 ,  H01L29/785

Abstract: 一种集成电路结构，包括：一半导体基板；以及一鳍式场效应晶体管，位于该半导体基板之上。该鳍式场效应晶体管包括一半导体鳍状物；一栅介电层，位于该半导体鳍状物的一顶面与数个侧壁之上；一栅电极，位于该栅介电层之上；以及一源极/漏极区，位于该半导体鳍状物的一端。一第一对浅沟槽隔离区，包括位于该源极/漏极区的一部的正下方的多部。该第一对浅沟槽隔离物具有一第一顶面。一第二对浅沟槽隔离区，包括位于该栅电极的正下方的多部。该第二对浅沟槽隔离物具有高于该第一顶面的一第二顶面。本发明可减少于硅化物区处的电流聚集效应。

公开(公告)号：CN102709238A

公开(公告)日：2012-10-03

申请号：CN201210104072.1

申请日：2012-04-09

Applicant: 友达光电股份有限公司

Inventor： 辜慧玲 ,  陈佳榆 ,  钟宜臻 ,  陈宇宏 ,  周奇纬 ,  张凡伟 ,  吕学兴 ,  丁宏哲

IPC: H01L21/77 ,  H01L29/786

CPC classification number: H01L27/127 ,  H01L21/76 ,  H01L27/1225 ,  H01L27/1262 ,  H01L27/1288 ,  H01L29/6675

Abstract: 一种阵列基板的制作方法，包括下列步骤：于基板上依序形成第一导电层、栅极介电层、半导体层、蚀刻阻挡层与第一图案化光刻胶。进行第一蚀刻制程，将未被第一图案化光刻胶覆盖的蚀刻阻挡层与半导体层移除。进行第二蚀刻工艺，以形成图案化栅极介电层与图案化蚀刻阻挡层。将未被图案化栅极介电层覆盖之第一导电层移除，以形成栅极电极。将未被图案化蚀刻阻挡层覆盖的半导体层移除，以形成图案化半导体层，并部分暴露出图案化栅极介电层。

公开(公告)号：CN102637741A

公开(公告)日：2012-08-15

申请号：CN201210110878.1

申请日：2005-10-28

Applicant: 英特尔公司

Inventor： B·多伊尔 ,  S·达塔 ,  J·布拉斯克 ,  J·卡瓦利罗斯 ,  A·马朱姆达 ,  M·拉多萨夫耶维克 ,  R·仇

IPC: H01L29/78 ,  H01L29/08 ,  H01L27/088 ,  B82Y10/00 ,  B82Y30/00

CPC classification number: H01L29/0847 ,  B82Y10/00 ,  B82Y30/00 ,  H01L21/76 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/0895 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7834

Abstract: 本发明的名称为应用金属氧化物半导体工艺的共振隧穿器件，其中的一实施例涉及具有低截止漏电流的半导体器件的制造方法。第一器件的栅极结构形成在具有硬掩模的衬底层上。沟道在栅极结构下面形成并具有一定宽度用于支撑栅极结构。在衬底层上淀积一层氧化物或介电层。在氧化物层上淀积一层掺杂多晶硅层。在第一器件与相邻器件之间的掺杂多晶硅层上形成一凹陷结区。