-
公开(公告)号：CN101339893A
公开(公告)日：2009-01-07
申请号：CN200810001881.3
申请日：2008-01-17
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B24B7/228 , B24B37/013 , H01L22/26 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种判断晶圆薄化的方法、装置结构、机构及其制造方法，包括从半导体装置的背面磨除基材材料。侦测研磨装置内的电流变化，此电流变化是回应于基材材料暴露出的多个第一组装置结构，其中上述的磨除步骤是回应于侦测到的电流变化而停止。进行抛光步骤修复表面，并继续移除一额外量的基材材料。监测基材材料暴露出的多个其他一或多组装置结构，以判断移除基材材料的额外量，其中此些其他一或多组装置结构是位于半导体装置内之一已知深度处，且此已知深度不同于此些第一组装置结构所在的深度。
-
公开(公告)号：CN100353521C
公开(公告)日：2007-12-05
申请号：CN200510073299.4
申请日：2005-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/3212 , B24B37/042
Abstract: 本发明涉及一种使用化学机械研磨法制造半导体元件的内连线结构的方法，特别涉及一种用于制造半导体元件的化学机械研磨方法。首先，使用第一研磨平台与第一研磨浆移除第一内连线材料层的第一部分，然后使用第二研磨平台与第二研磨浆移除第一内连线材料层的第二部分，接着使用第二研磨平台与第三研磨浆移除第二内连线材料层的第一部分，以及使用第三研磨平台与第四研磨浆移除第二内连线材料层的第二部分。本发明所述使用化学机械研磨法制造半导体元件的内连线结构的方法可以提高半导体元件的产出。
-
公开(公告)号：CN1291476C
公开(公告)日：2006-12-20
申请号：CN02119790.3
申请日：2002-05-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/52
Abstract: 一种集成电路的虚拟图案，是在铜制程中，制作虚拟导线以连接虚拟区域与组件的铜金属互连线，借以利用构成虚拟图案的铜金属材料的牺牲，来改善一般暴露于介电层表面的铜金属互连线或插塞结构的腐蚀现象；其中，上述的虚拟区域需具有较大的面积，因此可利用原有改善化学机械研磨所使用的虚拟焊垫，或在金属镶嵌制程中同步制作虚拟导线、虚拟介层窗、或虚拟沟渠结构；将此虚拟图案应用在集成电路中，可获得导电性较为稳定的组件产品。
-
公开(公告)号：CN1848406A
公开(公告)日：2006-10-18
申请号：CN200510023088.X
申请日：2005-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/66
CPC classification number: H01L22/10 , G01R31/2831 , H01L21/76838 , H01L21/7684 , H01L2924/0002 , H01L2924/00
Abstract: 本发明是有关于一种形成多层半导体元件的方法，可消除于晶圆验收测试后所产生的导电性突起物，此方法包括形成一第一导电内连线层、进行一晶圆验收测试制程以及在此导电内连线层上进行一化学机械研磨制程。
-
公开(公告)号：CN113097130B
公开(公告)日：2025-05-27
申请号：CN202110244176.1
申请日：2021-03-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/538
Abstract: 在实施例中，器件包括：包括第一衬底和第一互连结构的第一晶圆，第一互连结构的侧壁与第一衬底的侧壁形成钝角；以及接合到该第一晶圆的第二晶圆，该第二晶圆包括第二衬底和第二互连结构，第一衬底的侧壁从该第二衬底的侧壁和该第二互连结构的侧壁横向地偏移。本申请的实施例还涉及半导体器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN113363244B
公开(公告)日：2024-12-27
申请号：CN202110380641.4
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H10B80/00 , H01L23/498 , H01L21/50
Abstract: 半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN116344440A
公开(公告)日：2023-06-27
申请号：CN202210903442.1
申请日：2022-07-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/485 , H01L23/498
Abstract: 介绍了半导体器件及其制造方法，该方法在半导体衬底上方形成金属化层；在金属化层上方形成第一焊盘；在第一焊盘上方沉积一个或多个钝化层；以及穿过一个或多个钝化层并且至少部分穿过第一焊盘形成第一接合焊盘通孔。
-
公开(公告)号：CN110060982B
公开(公告)日：2021-12-28
申请号：CN201811623947.2
申请日：2013-04-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/64 , H01L23/498
Abstract: 公开了设计用于诸如中介片的衬底的电容器及其制造方法。在一个实施例中，在通孔和底层金属层之间形成电容器。例如，电容器可以是形成在衬底上或衬底上方形成的介电层上的平面电容器。
-
公开(公告)号：CN113363244A
公开(公告)日：2021-09-07
申请号：CN202110380641.4
申请日：2021-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L23/498 , H01L21/50
Abstract: 半导体结构包括：第一中介层；第二中介层，与第一中介层横向相邻，其中，第二中介层与第一中介层间隔开；以及第一管芯，附接至第一中介层的第一侧并且附接至第二中介层的第一侧，其中，第一中介层的第一侧和第二中介层的第一侧面向第一管芯。本申请的实施例还涉及形成半导体结构的方法。
-
公开(公告)号：CN113314553A
公开(公告)日：2021-08-27
申请号：CN202110176458.2
申请日：2021-02-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 提供半导体器件及其形成方法。半导体器件包括：第一逻辑管芯，包括第一通孔；图像传感器管芯，混合接合至第一逻辑管芯；以及第二逻辑管芯，接合至第一逻辑管芯。第一逻辑管芯的前侧面向图像传感器管芯的前侧。第二逻辑管芯的前侧面向第一逻辑管芯的后侧。第二逻辑管芯包括电耦合至第一通孔的第一导电焊盘。
-
-
-
-
-
-
-
-
-
Search Results
275
records
(took 0.045 seconds)
