公开(公告)号：CN119028947A

公开(公告)日：2024-11-26

申请号：CN202411058435.1

申请日：2024-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许晋豪 ,  郑安皓 ,  林彦良 ,  萧茹雄

IPC: H01L23/528 ,  H01L23/522 ,  H01L23/535 ,  H01L23/48 ,  H01L23/488 ,  H01L21/768 ,  H01L21/48

Abstract: 半导体器件的金属层可以包括在半导体器件的互连结构中的极低介电常数(ELK)介电层中。金属层可以与延伸穿过半导体器件的接合区域中的碳化硅(SiC)层的接合通孔耦合。相对于使用诸如氮化硅和/或硅玻璃的其它介电材料，ELK介电层和/或碳化硅层减少了半导体中的应力迁移。相对于使用其它介电材料，ELK介电层和/或碳化硅层也减少了互连结构中的电阻‑电容(RC)延迟。ELK介电层和/或碳化硅层提供了与金属层和/或与金属层耦合的接合通孔的金属材料(例如，铜和/或另一种金属材料)的改进的粘合。本申请的实施例还涉及形成半导体器件的方法。

公开(公告)号：CN118898227A

公开(公告)日：2024-11-05

申请号：CN202410550337.3

申请日：2024-05-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑安皓 ,  余科京 ,  康孟意 ,  林彦良 ,  李情 ,  陈碧子

IPC: G06F30/392 ,  G06F115/08

Abstract: 提供了一种小虚设栅极特征图案插入方法与应用此方法的集成电路。该方法包含以下步骤：识别一集成电路中的一第一智慧财产(IP)区块及一第二IP区块；识别该第一IP区块与该第二IP区块之间的一小边界区，其中该小边界区在一第一水平方向上具有一宽度，且该宽度在一小边界区尺寸下限与一小边界区尺寸上限之间；及将至少一个小虚设栅极特征图案插入于该小边界区中。

公开(公告)号：CN112687634B

公开(公告)日：2024-10-22

申请号：CN202010093038.3

申请日：2020-02-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 鲁珺地 ,  蔡豪益 ,  曾明鸿 ,  江宗宪 ,  林彦良 ,  黄子松

IPC: H01L23/31 ,  H01L25/16 ,  H01L21/56 ,  H01L21/60 ,  H01L23/485 ,  H01L23/488 ,  H10B80/00

Abstract: 提供一种半导体封装及一种半导体封装的制造方法。所述封装包括管芯、层间穿孔、介电膜、后侧膜及焊料膏部分。所述层间穿孔设置在半导体管芯旁边且模塑化合物在横向上环绕管芯及层间穿孔。所述介电膜设置在半导体管芯的后侧上，且所述后侧膜设置在介电膜上。后侧膜的热膨胀系数及杨氏模量中的至少一者比介电膜的热膨胀系数及杨氏模量中的至少一者大。所述焊料膏部分设置在层间穿孔上且位于穿透过介电膜及后侧膜的开口内。具有在开口内位于介电膜与后侧膜之间的界面处的凹槽。本公开提供的结构及方法与包含对已知良好管芯进行中间验证的测试方法结合使用以提高良率。

公开(公告)号：CN116581101A

公开(公告)日：2023-08-11

申请号：CN202310272868.6

申请日：2023-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 锺嘉文 ,  林彦良 ,  张耀文

IPC: H01L23/528 ,  H01L23/522 ,  H01L21/768

Abstract: 本发明涉及集成芯片结构。集成芯片结构包括衬底。一个或多个下部互连件设置在位于衬底上方的下部层间介电(ILD)结构内。等离子体诱导损伤(PID)缓解层设置在下部ILD结构上方。PID缓解层具有包含金属的多孔结构。第一上部互连件由位于PID缓解层上方的上部ILD结构横向地围绕。第一上部互连件从PID缓解层上方延伸至一个或多个下部互连件。本发明的实施例还提供了形成集成芯片结构的方法。

公开(公告)号：CN108231874B

公开(公告)日：2022-10-04

申请号：CN201710718685.7

申请日：2017-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏嘉余 ,  张復诚 ,  陈信吉 ,  高境鸿 ,  郑枷彬 ,  李国政 ,  黄薰瑩 ,  林彦良

IPC: H01L29/423

Abstract: 一种栅极结构，包含栅极以及具有顶表面和底表面的第一隔离结构。栅极包含邻近第一隔离结构的第一侧壁、第二侧壁、邻近第一侧壁的底部边缘和第二侧壁的底部边缘的第一水平面。第一水平面位于第一隔离结构的顶表面与第一隔离结构的底表面之间。栅极亦包含邻近第二侧壁的顶部边缘的第二水平面。由栅极结构界定出的有效通道宽度包含第二侧壁的高度和第二水平面的宽度。

公开(公告)号：CN114843248A

公开(公告)日：2022-08-02

申请号：CN202210111652.7

申请日：2022-01-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子羽 ,  张耀文 ,  锺嘉文 ,  林彦良

IPC: H01L23/538 ,  H01L21/48

Abstract: 本发明的各种实施例涉及一种集成芯片。该集成芯片包括：互连结构，位于半导体衬底上方并包括导电线。钝化结构位于互连结构上方。上导电结构位于钝化结构上方并包括第一导电层、介电层和第二导电层。该第一导电层设置在介电层与钝化结构之间。该第二导电层沿着介电层的顶面延伸并穿透第一导电层和钝化结构直至导电线。本申请的实施提供了集成芯片及其形成方法。

公开(公告)号：CN110010628B

公开(公告)日：2022-03-04

申请号：CN201811384924.0

申请日：2018-11-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 魏嘉余 ,  李承远 ,  陈信吉 ,  李国政 ,  黄熏莹 ,  林彦良

IPC: H01L27/146

Abstract: 本发明实施例针对锚定结构和用于形成锚定结构的方法，从而使得平坦化和晶圆接合可以是均匀的。锚定结构可以包括形成在介电层表面上的锚定层和形成在锚定层中和介电层表面上的锚定焊盘。锚定层材料可以选择为使得锚定层、锚定焊盘和互连材料的平坦化选择性可以彼此基本相同。锚定焊盘可以提供具有相同或类似材料的均匀密度的结构。本发明实施例涉及用于均匀晶圆平坦化和接合的锚定结构和方法。

公开(公告)号：CN109786267A

公开(公告)日：2019-05-21

申请号：CN201810609924.X

申请日：2018-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄子松 ,  林修任 ,  蔡豪益 ,  曾明鸿 ,  江宗宪 ,  郭庭豪 ,  林彦良

IPC: H01L21/56 ,  H01L23/31 ,  H01L23/528

Abstract: 在实施例中，器件包括：背侧再分布结构，背侧再分布结构包括：金属化图案，位于第一介电层上；以及第二介电层，位于金属化图案上；通孔，穿过第一介电层延伸以接触金属化图案；集成电路管芯，邻近第一介电层上的通孔；模塑料，位于第一介电层上，模塑料密封通孔和集成电路管芯；导电连接件，穿过第二介电层延伸以接触金属化图案，导电连接件电连接至通孔；以及金属间化合物，位于导电连接件和金属化图案的界面处，金属间化合物仅部分地延伸至金属化图案内。本发明的实施例还涉及半导体封装件和方法。

公开(公告)号：CN108538729A

公开(公告)日：2018-09-14

申请号：CN201810576538.5

申请日：2013-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林彦良 ,  曾裕仁 ,  黄昶嘉 ,  郭庭豪 ,  陈承先

IPC: H01L21/48 ,  H01L23/498

Abstract: 本发明提供了一种凸块结构的实施例，包括：形成在衬底上的接触元件；覆盖衬底的钝化层，钝化层具有露出接触元件的钝化开口；覆盖钝化层的聚酰亚胺层，聚酰亚胺层具有露出接触元件的聚酰亚胺开口；电连接至接触元件的凸块下金属化层(UBM)部件，凸块下金属化层部件具有UBM宽度；以及位于凸块下金属化层部件上的铜柱，铜柱的远端具有铜柱宽度，并且UMB宽度大于铜柱宽度。本发明还提供了一种形成凸块结构的方法。

公开(公告)号：CN106653744A

公开(公告)日：2017-05-10

申请号：CN201610624175.9

申请日：2016-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈颉彦 ,  郭鸿毅 ,  王垂堂 ,  蔡豪益 ,  余振华 ,  陈韦廷 ,  曾明鸿 ,  林彦良

IPC: H01L27/02 ,  H01L21/768 ,  H01Q1/22 ,  H01Q1/24

Abstract: 一种半导体结构包括：配置为与器件通信的收发器；围绕该收发器的模塑件；延伸穿过模塑件的导电通道；在模塑件、导电通道和收发器上方设置的绝缘层；以及在绝缘层上方设置的且包括天线和围绕天线的介电层的再分布层(RDL)，其中，天线的部分延伸穿过绝缘层和模塑件以与收发器电连接。本发明实施例涉及半导体结构及其制造方法。