公开(公告)号：CN116528586A

公开(公告)日：2023-08-01

申请号：CN202310066295.1

申请日：2023-02-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王舜能 ,  陈东煌 ,  高境鸿

IPC: H10B41/30 ,  H10B41/40 ,  H10B41/50

Abstract: 一种快闪记忆体及其制造方法，快闪记忆体包括具有沿第一方向延伸的源极区的快闪记忆体单元线性阵列。各个快闪记忆体单元包括邻接源极区设置的浮动栅极。快闪记忆体单元线性阵列进一步包括设置于快闪记忆体单元的浮动栅极之间的隔离带。抹除栅极线沿第一方向延伸并设置于源极区上方。控制栅极线沿第一方向延伸并设置于隔离带上方及快闪记忆体单元的浮动栅极上方。控制栅极线具有近接于源极区的非直边缘，非直边缘至少在控制栅极线设置于隔离带上方的地方缩进远离源极区。

公开(公告)号：CN114765152A

公开(公告)日：2022-07-19

申请号：CN202210002072.4

申请日：2022-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王文骏 ,  李梓光 ,  林志贤 ,  高境鸿 ,  陈彦羽

IPC: H01L23/522 ,  H01L23/538 ,  H01L21/48

Abstract: 提供了半导体结构及其形成方法。根据本公开的半导体结构包括：接触部件，位于介电层中；钝化结构，位于介电层上方；导电部件，位于钝化结构上方；种子层，设置在导电部件和钝化结构之间；保护层，沿导电部件的侧壁设置；以及钝化层，位于导电部件和保护层上方。

公开(公告)号：CN109801961A

公开(公告)日：2019-05-24

申请号：CN201811361688.0

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高境鸿

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明的实施例公开一种半导体结构，包括半导体衬底；位于所述半导体衬底上且由隔离部件隔开的第一有源区和第二有源区；以及在半导体衬底上形成的场效应晶体管。场效应晶体管还包括设置在所述半导体衬底上且从所述第一有源区延伸到所述第二有源区的栅叠件；源极和漏极形成在所述第一有源区上所述栅叠件介于源漏极之间。该半导体结构还包括在所述第二有源区上形成并且被配置为所述场效应晶体管的栅极接触件的掺杂部件。本发明的实施例还公开一种形成半导体结构的方法。

公开(公告)号：CN109786393A

公开(公告)日：2019-05-21

申请号：CN201810300232.7

申请日：2018-04-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 颜于华 ,  高境鸿 ,  王柏仁 ,  蔡宗翰

IPC: H01L27/12

Abstract: 一种集成电路包含一半导体基底、一隔离区、一第一主动元件以及至少一深沟槽隔离结构。隔离区是位于半导体基底中。第一主动元件是位于半导体基底上。深沟槽隔离结构从隔离区的一底部朝向半导体基底的一底部延伸。深沟槽隔离结构具有至少一气隙于其中。

公开(公告)号：CN116456815A

公开(公告)日：2023-07-18

申请号：CN202310048421.0

申请日：2023-01-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王培任 ,  高境鸿 ,  李梓光 ,  何孟昌 ,  巫昆懋

IPC: H10N97/00

Abstract: 揭露一种形成电容器的方法与电容器。此方法包含形成金属化层的一部分于基板上，形成介层窗层于基板上，以及形成第一电极于金属化层与介层窗层之间，其中第一电极电性连接金属化层。此方法亦包含形成第二电极于金属化层与介层窗层之间，其中第二电极电性连接介层窗层；以及形成介电层于第一电极与第二电极之间，其中除了通过金属化层外，第一电极不与任何其他导体电性连接，其中除了通过介层窗层外，第二电极不与任何其他导体电性连接。

公开(公告)号：CN109585425B

公开(公告)日：2022-01-07

申请号：CN201810970565.0

申请日：2018-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许真吟 ,  吴春立 ,  高境鸿

IPC: H01L23/64 ,  H01L27/02

Abstract: 本发明涉及一种半导体器件及其制造方法，并且更特别地涉及一种半导体结构中单位面积电容增加的MIM双电容器结构。在不使用额外的掩模层的情况下，可以在第一平行板电容器上方形成第二平行板电容器，并且两个电容器共享公共电容器极板。可以并联连接两个平行板电容器以增加每单位面积的电容。本发明的实施例还提供了半导体结构及其制造方法。

公开(公告)号：CN112447714A

公开(公告)日：2021-03-05

申请号：CN202010448329.X

申请日：2020-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王義欣 ,  郑善允 ,  高境鸿 ,  周敬智 ,  陈奕廷

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78

Abstract: 一种用于最小化在平面的金属氧化物半导体结构中的多个硅锗晶面的方法和设备。例如，根据此方法制造的装置可能包括半导体基板、形成在基板上的多个栅极堆叠、由硅锗形成的多个源极/漏极区域、以及位于多个源极/漏极区域中的两个源极/漏极区域之间的浅沟槽隔离区域。多个源极/漏极区域中的每个源极/漏极区域位于相邻于多个栅极堆叠中的至少一个栅极堆叠。此外，浅沟槽隔离区域在基板中形成沟槽而不与所述的两个源极/漏极区域相交。

公开(公告)号：CN106898556A

公开(公告)日：2017-06-27

申请号：CN201610961740.0

申请日：2016-10-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李国弘 ,  李智飞 ,  张復诚 ,  高境鸿

IPC: H01L21/48 ,  H01L21/50 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L21/78 ,  H01L23/5223 ,  H01L23/528 ,  H01L28/40 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2223/5446 ,  H01L21/48 ,  H01L21/50

Abstract: 本揭露提供一种半导体结构及其制造方法。制造半导体结构的方法包含：形成对准记号层于基板上；图案化对准记号层来形成至少一对准记号特征；以实质上共形的方式形成下导电层于图案化的对准记号层上；形成绝缘层于下导电层上；以及形成上导电层于绝缘层上。

公开(公告)号：CN116314149A

公开(公告)日：2023-06-23

申请号：CN202310151140.8

申请日：2023-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高境鸿

IPC: H01L23/64 ,  H10N97/00

Abstract: 一种半导体结构及其制造方法，半导体结构包括一第一介电层、该第一介电层上方的一导电层及该导电层的一第一部分上方的一第一电极。该导电层的该第一部分的一第一厚度大于该导电层的并未在该第一电极下方的一第二部分的一第二厚度。

公开(公告)号：CN115346917A

公开(公告)日：2022-11-15

申请号：CN202210658260.2

申请日：2022-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高境鸿

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明实施例涉及半导体器件及其制造方法。在制造半导体器件的方法中，在衬底上方形成第一导电层。在第一导电层上方形成第一光刻胶层。以第一光刻胶层为蚀刻掩模蚀刻第一导电层，以形成第一导电层的岛状图案，岛状图案与第一导电层的汇流条图案通过环形沟槽间隔开。形成连接图案以连接岛状图案和汇流条图案。在第一导电层和连接图案上方形成第二光刻胶层。第二光刻胶层包括在岛状图案上方的开口。在开口中形成在岛状图案上的第二导电层。去除第二光致光刻胶层，并去除连接图案，从而形成凸块结构。