公开(公告)号：CN106711128A

公开(公告)日：2017-05-24

申请号：CN201610729126.1

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡佳州 ,  林睦益 ,  李梓光

IPC: H01L23/62

CPC classification number: H01H85/06 ,  H01L23/5256

Abstract: 本发明的实施例公开了熔丝结构及其形成和操作方法。一个熔丝结构包括在不同方向上延伸的介电带和熔丝带。介电带夹在第一导电带和第二导电带中间。熔丝带与第一导电带和第二导电带的每个绝缘并且具有对应于介电带的熔断区域。

公开(公告)号：CN113363158B

公开(公告)日：2024-05-24

申请号：CN202110185564.7

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑明达 ,  李梓光 ,  李松柏 ,  吕文雄 ,  蔡柏豪 ,  张文哲

IPC: H01L21/48 ,  H01L23/488

Abstract: 一种方法包括形成第一导电部件；在第一导电部件的侧壁和顶面上沉积钝化层；蚀刻钝化层以露出第一导电部件；以及使钝化层的第一顶面凹进以形成阶梯。阶梯包括钝化层的第二顶面。该方法还包括在钝化层上形成平坦化层；以及形成延伸至钝化层中以接触第一导电部件的第二导电部件。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN114765152A

公开(公告)日：2022-07-19

申请号：CN202210002072.4

申请日：2022-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王文骏 ,  李梓光 ,  林志贤 ,  高境鸿 ,  陈彦羽

IPC: H01L23/522 ,  H01L23/538 ,  H01L21/48

Abstract: 提供了半导体结构及其形成方法。根据本公开的半导体结构包括：接触部件，位于介电层中；钝化结构，位于介电层上方；导电部件，位于钝化结构上方；种子层，设置在导电部件和钝化结构之间；保护层，沿导电部件的侧壁设置；以及钝化层，位于导电部件和保护层上方。

公开(公告)号：CN116456815A

公开(公告)日：2023-07-18

申请号：CN202310048421.0

申请日：2023-01-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王培任 ,  高境鸿 ,  李梓光 ,  何孟昌 ,  巫昆懋

IPC: H10N97/00

Abstract: 揭露一种形成电容器的方法与电容器。此方法包含形成金属化层的一部分于基板上，形成介层窗层于基板上，以及形成第一电极于金属化层与介层窗层之间，其中第一电极电性连接金属化层。此方法亦包含形成第二电极于金属化层与介层窗层之间，其中第二电极电性连接介层窗层；以及形成介电层于第一电极与第二电极之间，其中除了通过金属化层外，第一电极不与任何其他导体电性连接，其中除了通过介层窗层外，第二电极不与任何其他导体电性连接。

公开(公告)号：CN113363158A

公开(公告)日：2021-09-07

申请号：CN202110185564.7

申请日：2021-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑明达 ,  李梓光 ,  李松柏 ,  吕文雄 ,  蔡柏豪 ,  张文哲

IPC: H01L21/48 ,  H01L23/488

Abstract: 一种方法包括形成第一导电部件；在第一导电部件的侧壁和顶面上沉积钝化层；蚀刻钝化层以露出第一导电部件；以及使钝化层的第一顶面凹进以形成阶梯。阶梯包括钝化层的第二顶面。该方法还包括在钝化层上形成平坦化层；以及形成延伸至钝化层中以接触第一导电部件的第二导电部件。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN106527527A

公开(公告)日：2017-03-22

申请号：CN201610669456.6

申请日：2016-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘峻昌 ,  李梓光

IPC: G05D23/20

CPC classification number: G01J5/0007 ,  G01J5/025 ,  G01J5/026 ,  G01J2005/0077 ,  H01L21/67248 ,  H01L21/67393 ,  H01L21/67769 ,  G05D23/20

Abstract: 本发明提供了一种用于前开式统集盒(FOUP)中的半导体衬底的温度监测系统，包括温度检测器和可编程控制器。温度检测器位于FOUP中并配置为获取半导体衬底的温度数据。可编程控制器与所述温度检测器连接并且配置为控制所述温度检测器的操作。本发明实施例涉及监测和控制FOUP中的半导体衬底的温度的系统和方法。

公开(公告)号：CN113363160B

公开(公告)日：2024-07-12

申请号：CN202110380558.7

申请日：2021-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑明达 ,  李梓光 ,  刘浩君 ,  蔡柏豪 ,  林志贤 ,  萧景文

IPC: H01L21/48 ,  H01L23/485

Abstract: 方法包括形成包括第一开口的图案化掩模；在第一开口中形成导电部件；在导电部件的侧壁和顶面上沉积钝化层；以及图案化钝化层以在钝化层中形成第二开口。钝化层包括面向第二开口的侧壁。在钝化层上分配平坦化层。图案化平坦化层以形成第三开口。在图案化平坦化层之后，平坦化层的一部分位于第二开口中并覆盖钝化层的侧壁。形成延伸至第三开口中的凸块下金属(UBM)。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN115458477A

公开(公告)日：2022-12-09

申请号：CN202210579304.2

申请日：2022-05-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高境鸿 ,  邓贵宇 ,  李梓光

IPC: H01L21/768

Abstract: 本发明实施例涉及用于金属图案的钝化层结构。本文提供了一种半导体元件及其制造方法。前述半导体元件可以包含衬底、第一通孔、第一衬垫、第二衬垫以及第一钝化层。所述第一衬垫可以位于所述衬底上方。所述第二衬垫可以位于所述衬底上方。所述第二衬垫可以平行于所述第一衬垫。所述第一钝化层可以围绕所述第一衬垫以及所述第二衬垫。第一钝化层可以包含位于所述第一衬垫上的第一部分。所述第一钝化层可以包含位于所述第二衬垫上的第二部分。所述第一钝化层的所述第一部分的厚度可以超过所述第一衬垫的高度。所述第一钝化层的所述第二部分的厚度可以超过所述第二衬垫的高度。

公开(公告)号：CN113363206A

公开(公告)日：2021-09-07

申请号：CN202110585243.6

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄嘉铭 ,  郑明达 ,  李松柏 ,  陈荣佑 ,  管清华 ,  李梓光

IPC: H01L21/768 ,  H01L23/532 ,  H01L21/82 ,  H01L27/06 ,  H01L27/13

Abstract: 方法包括在导电部件上方沉积第一钝化层，其中第一钝化层具有第一介电常数；在第一钝化层上方形成电容器；在电容器上方沉积第二钝化层，其中第二钝化层具有大于第一介电常数的第二介电常数。该方法还包括在电容器上方形成电连接到电容器的再分布线；在再分布线上方沉积第三钝化层；以及形成穿透第三钝化层以电连接至再分布线的凸块下金属(UBM)。本申请的实施例还涉及半导体器件和形成半导体器件的方法。

公开(公告)号：CN113363160A

公开(公告)日：2021-09-07

申请号：CN202110380558.7

申请日：2021-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑明达 ,  李梓光 ,  刘浩君 ,  蔡柏豪 ,  林志贤 ,  萧景文

IPC: H01L21/48 ,  H01L23/485

Abstract: 方法包括形成包括第一开口的图案化掩模；在第一开口中形成导电部件；在导电部件的侧壁和顶面上沉积钝化层；以及图案化钝化层以在钝化层中形成第二开口。钝化层包括面向第二开口的侧壁。在钝化层上分配平坦化层。图案化平坦化层以形成第三开口。在图案化平坦化层之后，平坦化层的一部分位于第二开口中并覆盖钝化层的侧壁。形成延伸至第三开口中的凸块下金属(UBM)。本申请的实施例还涉及半导体器件及其形成方法。