公开(公告)号：CN1688744A

公开(公告)日：2005-10-26

申请号：CN03824587.6

申请日：2003-08-27

申请人： 微米技术有限公司

发明人： B·A·瓦尔茨特拉

IPC分类号： C23C16/40 ,  H01L21/316 ,  C23C16/10 ,  H01L21/00

CPC分类号： H01L21/31645 ,  C23C16/401 ,  C23C16/45531 ,  C23C16/45553 ,  C23C16/56 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02214 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/3142 ,  H01L21/31612 ,  H01L21/31641

摘要： 本发明涉及一种采用气相淀积工艺和一种或多种式Si(OR)4的硅前体化合物与一种或多种式M(NR’R”)4的锆和/或铪前体化合物(其中R、R’和R”各自独立为有机基团，M为锆或铪)在底材(特别是半导体底材或底材组件)上形成含锆和/或铪层的方法及装置。

公开(公告)号：CN103882408B

公开(公告)日：2017-06-23

申请号：CN201310712445.8

申请日：2013-12-20

申请人： 东京毅力科创株式会社

发明人： 立花光博 ,  池川宽晃 ,  和村有 ,  尾谷宗之 ,  小川淳 ,  高桥宏辅

IPC分类号： C23C16/455 ,  C23C16/40 ,  H01L21/316

CPC分类号： H01L21/0228 ,  C23C16/308 ,  C23C16/401 ,  C23C16/405 ,  C23C16/45529 ,  C23C16/45531 ,  C23C16/45551 ,  H01L21/02148 ,  H01L21/02164 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/68764 ,  H01L21/68771

摘要： 本发明提供一种成膜方法。该成膜方法利用成膜装置在上述多个基板上形成含有第1元素及第2元素的掺杂氧化膜，该成膜方法包括以下工序：成膜工序，从上述第1气体供给部供给含有上述第1元素的第1反应气体，从上述第2气体供给部供给氧化气体，在上述基板上形成含有上述第1元素的氧化膜；以及掺杂工序，从上述第1气体供给部和上述第2气体供给部中的一者供给含有上述第2元素的第2反应气体，从上述第1气体供给部和上述第2气体供给部中的另一者供给非活性气体，在上述氧化膜上掺杂上述第2元素。

公开(公告)号：CN106711021A

公开(公告)日：2017-05-24

申请号：CN201611071382.2

申请日：2016-11-29

申请人： 东莞市广信知识产权服务有限公司 ,  东莞华南设计创新院

发明人： 刘丽蓉 ,  王勇 ,  丁超

IPC分类号： H01L21/02

CPC分类号： H01L21/02052 ,  H01L21/02148

摘要： 本发明公布了一种硅锗MOS界面钝化处理方法，其步骤如下：(1)采用常规的RCA清洗对硅锗表面进行清洗；(2)采用稀氨水溶液对硅锗表面进行清洗2分钟，去离子水清洗，采用硫化铵溶液对硅锗表面进行钝化；(3)将硅锗样品片放入原子层沉积腔体生长氧化硅2纳米；(4)将样品片在快速退化炉内，N2O气氛下进行退火3分钟；(5)再次转移到原子层沉积系统沉积HfO2介质3纳米。

公开(公告)号：CN104425576A

公开(公告)日：2015-03-18

申请号：CN201410371208.4

申请日：2014-07-30

申请人： 瑞萨电子株式会社

发明人： 水谷齐治 ,  井上真雄 ,  梅田浩司 ,  门岛胜

IPC分类号： H01L29/51 ,  H01L29/792 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/792 ,  H01L21/02148 ,  H01L21/02178 ,  H01L21/02318 ,  H01L21/02359 ,  H01L21/28229 ,  H01L21/28282 ,  H01L29/4234 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66833 ,  H01L29/51 ,  H01L21/28

摘要： 本发明提供一种半导体器件及其制造方法，提高具有存储元件的半导体器件的性能。在半导体衬底(SB)上形成存储元件用的栅极绝缘膜即绝缘膜(MZ)，在绝缘膜(MZ)上形成存储元件用的栅极(MG)。绝缘膜(MZ)具有第一绝缘膜、第一绝缘膜之上的第二绝缘膜和第二绝缘膜之上的第三绝缘膜，第二绝缘膜是具有电荷累积功能的高介电常数绝缘膜，并含有铪、硅和氧。第一绝缘膜及第三绝缘膜的各自的带隙比第二绝缘膜的带隙大。

公开(公告)号：CN101986421B

公开(公告)日：2013-08-28

申请号：CN201010240749.5

申请日：2010-07-27

申请人： 佳能安内华股份有限公司

发明人： 清野拓哉 ,  中川隆史 ,  北野尚武 ,  辰巳彻

IPC分类号： H01L21/314 ,  H01L21/283 ,  H01L21/02 ,  H01L21/336

CPC分类号： H01L21/823857 ,  C23C14/0641 ,  C23C14/185 ,  C23C14/5806 ,  C23C14/5893 ,  H01L21/02148 ,  H01L21/02244 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28185 ,  H01L21/28202 ,  H01L29/513 ,  H01L29/516

摘要： 本发明涉及介电膜、使用该介电膜的半导体器件的制造方法和半导体制造设备。提供制造具有高介电常数的介电膜的方法。在本发明的实施方案中，在基板上形成HfN/Hf层压膜，其上形成薄氧化硅膜，通过退火处理制造由Hf、Si、O和N的混合物制成的金属氮化物介电膜。根据本发明，可以(1)降低EOT，(2)降低漏电流至Jg＝1.0×10-1A/cm2以下，(3)抑制由固定电荷产生所引起的滞后，和(4)即使进行700℃以上的热处理也防止EOT增加，并获得优良耐热性。

公开(公告)号：CN100524643C

公开(公告)日：2009-08-05

申请号：CN200710100937.6

申请日：2007-04-28

申请人： 株式会社东芝

发明人： 井野恒洋 ,  中崎靖

IPC分类号： H01L21/31 ,  H01L21/3105 ,  H01L21/314 ,  H01L29/51

CPC分类号： H01L21/31604 ,  C23C14/08 ,  C23C14/5806 ,  C23C14/5853 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28194 ,  H01L21/28282 ,  H01L21/31608 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881 ,  H01L29/792

摘要： 本发明提供尽量提高介电常数且降低制造成本的半导体装置及其制造方法。该方法具有：在半导体基板上形成包含(HfzZr1-z)xSi1-xO2-y(0.81≤x≤0.99、0.04≤y≤0.25、0≤z≤1)的非晶态膜的步骤；在含有氧的气氛中对所述非晶态膜进行大于等于750℃的退火处理，形成包含正方晶(HfzZr1-z)xSi1-xO2的绝缘膜的步骤；所述组成中的x、y、z的范围是由XPS法测定的值。

公开(公告)号：CN100447962C

公开(公告)日：2008-12-31

申请号：CN200580001225.8

申请日：2005-01-21

申请人： 株式会社日立国际电气

发明人： 佐野敦 ,  堀井贞义 ,  板谷秀治 ,  浅井优幸

IPC分类号： H01L21/316 ,  H01L21/205 ,  H01L21/31

CPC分类号： H01L21/02148 ,  C23C16/34 ,  C23C16/45529 ,  C23C16/45531 ,  H01L21/02271 ,  H01L21/02337 ,  H01L21/31645 ,  H01L21/3185

摘要： 本发明提供一种能够制造可以容易地控制包含金属原子和硅原子的膜中的氮浓度分布的高品质半导体装置的半导体装置制造方法及衬底处理装置。该制造方法包括以下步骤：在反应(4)中，在衬底(30)上成膜包含金属原子和硅原子的膜的步骤；和对上述膜实施氮化处理的步骤，在上述成膜步骤中，至少分2个阶段改变硅浓度进行成膜。

公开(公告)号：CN100380589C

公开(公告)日：2008-04-09

申请号：CN03816784.0

申请日：2003-07-11

申请人： 因芬尼昂技术股份公司

发明人： G·坦佩

IPC分类号： H01L21/20 ,  H01L21/314 ,  H01L21/762 ,  H01L29/786 ,  H01L21/28

CPC分类号： H01L21/0228 ,  H01L21/02148 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02175 ,  H01L21/02181 ,  H01L21/022 ,  H01L21/02269 ,  H01L21/02271 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/28167 ,  H01L21/28194 ,  H01L21/314 ,  H01L21/3144 ,  H01L21/316 ,  H01L21/7624 ,  H01L29/1054 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66772 ,  H01L29/6678 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78654 ,  H01L29/78657

摘要： 本发明涉及一种具应力吸收半导体层(SA)的半导体组件及其制造方法，产生机械应力的一结晶性应力产生层(SG)形成于载体材料(1)上。传送已产生的机械应力至应力吸收半导体层(SA)的绝缘应力传送层(2)形成于该结晶性应力产生层(SG)的表面，绝缘应力传送层为CaF2，而其除了改良电荷载体移动性之外，亦得到经改良的该半导体组件的电性质。

公开(公告)号：CN101064252A

公开(公告)日：2007-10-31

申请号：CN200710100937.6

申请日：2007-04-28

申请人： 株式会社东芝

发明人： 井野恒洋 ,  中崎靖

IPC分类号： H01L21/31 ,  H01L21/3105 ,  H01L21/314 ,  H01L29/51

CPC分类号： H01L21/31604 ,  C23C14/08 ,  C23C14/5806 ,  C23C14/5853 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28194 ,  H01L21/28282 ,  H01L21/31608 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881 ,  H01L29/792

摘要： 本发明提供尽量提高介电常数且降低制造成本的半导体装置及其制造方法。该方法具有：在半导体基板上形成包含(HfzZr1－z)xSi1－xO2－y(0.81≤x≤0.99、0.04≤y≤0.25、0≤z≤1)的非晶态膜的步骤；在含有氧的气氛中对所述非晶态膜进行大于等于750℃的退火处理，形成包含正方晶(HfzZr1－z)xSi1－xO2的绝缘膜的步骤；所述组成中的x、y、z的范围是由XPS法测定的值。

公开(公告)号：CN1768159A

公开(公告)日：2006-05-03

申请号：CN200480008427.0

申请日：2004-03-24

申请人： 应用材料有限公司

发明人： C·梅慈耐 ,  S·赫尔 ,  Y·K·金 ,  M·N·罗克利恩 ,  S·M·乔治

IPC分类号： C23C16/30 ,  C23C16/34 ,  H01L21/28 ,  H01L21/285

CPC分类号： H01L21/0228 ,  C23C16/308 ,  C23C16/34 ,  C23C16/40 ,  C23C16/45531 ,  H01L21/02148 ,  H01L21/02205 ,  H01L21/02208 ,  H01L21/28167 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/318 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

摘要： 本发明提供一种形成高k介电层的方法，该方法包括：利用原子层沉积将一种铪化合物沉积到衬底上，包括，将一种铪前体发送至衬底的表面，使铪前体发生反应，生成含铪层，将一种氮前体发送至含铪层，生成至少一个氮铪键，并将铪化合物沉积到表面上。