公开(公告)号：CN101540327A

公开(公告)日：2009-09-23

申请号：CN200910128787.9

申请日：2009-03-19

Applicant: 株式会社东芝

Inventor： 小池正浩 ,  三谷祐一郎 ,  中崎靖 ,  小山正人

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/423

CPC classification number: H01L27/11521 ,  H01L27/11568

Abstract: 本发明提供一种具有以下隧道绝缘膜的非易失性半导体存储装置，该隧道绝缘膜即使将EOT作薄也能抑制低电场中的泄漏电流，并且提高高电场中的泄漏电流。该非易失性半导体存储装置包括存储元件，该存储元件包括：半导体基板；在半导体基板上隔开地形成的源区和漏区；第1绝缘膜，形成在源区和漏区之间的半导体基板上，具有通过添加与基材不同的元素而形成的捕获和释放电子的位置的、包括不同介电常数的绝缘层，上述捕获和释放电子的位置处于比构成上述半导体基板的材料的费米能级高的能级；在上述第1绝缘膜上形成的电荷蓄积膜；在上述电荷蓄积膜上形成的第2绝缘膜；以及在上述第2绝缘膜上形成的控制栅电极。

公开(公告)号：CN101276843B

公开(公告)日：2010-08-04

申请号：CN200810096687.8

申请日：2008-01-24

Applicant: 株式会社东芝

Inventor： 渡边浩志 ,  松下大介 ,  村冈浩一 ,  中崎靖 ,  加藤弘一

IPC: H01L29/788 ,  H01L29/51 ,  H01L27/115 ,  H01L21/336 ,  H01L21/28 ,  H01L21/8247

CPC classification number: H01L29/7881 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11568 ,  H01L29/42324 ,  H01L29/513 ,  H01L29/792

Abstract: 本发明提供一种具有隧道绝缘膜的半导体存储装置及其制造方法，即使薄膜化也不会使重复进行写入/擦除时的耐性(耐久特性)恶化。该半导体存诸装置包括：半导体衬底(2)；在半导体衬底上形成的第一绝缘膜(6)，该第一绝缘膜包括具有第一氮氧化硅层(8b)、氮化硅层(8a)以及第二氮氧化硅层(8c)的叠层结构的氮氧化硅膜(8)、以及形成在所述氮氧化硅膜上的富硅氧化硅膜(10)；形成在第一绝缘膜上的电荷蓄积层(12)；形成在电荷蓄积层上的第二绝缘膜(14)；和形成在第二绝缘膜上的控制栅极(16)。

公开(公告)号：CN100550321C

公开(公告)日：2009-10-14

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN101147246A

公开(公告)日：2008-03-19

申请号：CN200680003756.5

申请日：2006-08-28

Applicant: 株式会社东芝

Inventor： 松下大介 ,  村冈浩一 ,  加藤弘一 ,  中崎靖 ,  三谷祐一郎

IPC: H01L21/314 ,  H01L21/318 ,  H01L21/8246 ,  H01L21/28 ,  C23C16/34

Abstract: 本发明的半导体器件的制造方法能够抑制形成绝缘膜时的缺陷的产生。具备：将半导体衬底放置在气氛中而在上述半导体衬底的表面形成氮化膜的工序，其中该气氛包含使上述半导体衬底的表面氮化的第一氮化气体、在制造中实质上不与上述半导体衬底反应的第一稀释气体，上述第一稀释气体的分压力和上述第一氮化气体的分压力的和与上述第一氮化气体的分压力的比大于等于5，并且总压力小于等于40Torr。

公开(公告)号：CN101546773B

公开(公告)日：2011-03-09

申请号：CN200910130661.5

申请日：2009-03-27

Applicant: 株式会社东芝

Inventor： 菊地祥子 ,  中崎靖 ,  村冈浩一

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/10

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78

Abstract: 本发明提供一种将铝氧化物膜作为阻挡绝缘膜的高性能的MONOS型的NAND型非易失性半导体存储装置。在半导体基板中，具备串联连接的多个存储单元晶体管、和选择晶体管。存储单元晶体管具备：半导体基板上的第一绝缘膜；电荷积蓄层；作为铝氧化物的第二绝缘膜；第一控制栅电极；以及第一源/漏区域。选择晶体管具备：半导体基板上的第三绝缘膜；作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；第二控制栅电极(108b)；以及第二源/漏区域。

公开(公告)号：CN101546773A

公开(公告)日：2009-09-30

申请号：CN200910130661.5

申请日：2009-03-27

Applicant: 株式会社东芝

Inventor： 菊地祥子 ,  中崎靖 ,  村冈浩一

IPC: H01L27/115 ,  H01L29/792 ,  H01L29/10

CPC classification number: H01L27/11568 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/517 ,  H01L29/78

Abstract: 本发明提供一种将铝氧化物膜作为阻挡绝缘膜的高性能的MONOS型的NAND型非易失性半导体存储装置。在半导体基板中，具备串联连接的多个存储单元晶体管、和选择晶体管。存储单元晶体管具备：半导体基板上的第一绝缘膜；电荷积蓄层；作为铝氧化物的第二绝缘膜；第一控制栅电极；以及第一源/漏区域。选择晶体管具备：半导体基板上的第三绝缘膜；作为铝氧化物且含有四价阳离子元素、五价阳离子元素、N(氮)中的至少一种元素的第四绝缘膜；第二控制栅电极(108b)；以及第二源/漏区域。

公开(公告)号：CN1505171A

公开(公告)日：2004-06-16

申请号：CN200310119783.7

申请日：2003-12-05

Applicant: 株式会社东芝

Inventor： 小山正人 ,  西山彰 ,  中崎靖 ,  铃木正道 ,  上牟田雄一 ,  金子明生

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/28 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L29/518

Abstract: 一种半导体器件包括衬底和MISFET，MISFET包括在衬底中形成的源极－漏极区和在衬底上形成的栅电极，并且栅极绝缘膜介于它们之间。该栅极绝缘膜由包含金属－氧－氮键链的金属氮氧化合物膜形成。可选地，栅极绝缘膜由包含金属－氧－氮键链和硅－氧－氮键链中至少一种的渗氮金属硅酸盐膜形成。

公开(公告)号：CN101399290B

公开(公告)日：2010-09-29

申请号：CN200810149776.4

申请日：2008-09-25

Applicant: 株式会社东芝

Inventor： 中崎靖 ,  村冈浩一 ,  安田直树 ,  菊地祥子

IPC: H01L29/792 ,  H01L29/51 ,  H01L29/423 ,  H01L29/788 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/7881

Abstract: 一种能够电地写、擦除、读和保持数据的MONOS型非易失性半导体存储器器件，该存储器器件包括：源/漏区域；在沟道区上形成的第一栅绝缘层；在第一栅绝缘层上形成的第一电荷俘获层；形成于第一电荷俘获层上，并且具有比第一栅绝缘层更大的膜厚度的第二栅绝缘层；以及在第二栅绝缘层上形成的控制电极。第一电荷俘获层包括包含Al和O作为主要元素的绝缘膜，该绝缘膜具有由间隙O原子和置换Al原子的四价阳离子原子的复合物形成的缺陷对或由氧空位和置换O原子的N原子的复合物形成的缺陷对，所述绝缘膜还具有位于距离Al2O3的价带最大值2eV-6eV的范围内的电子未占据能级。

公开(公告)号：CN100524643C

公开(公告)日：2009-08-05

申请号：CN200710100937.6

申请日：2007-04-28

Applicant: 株式会社东芝

Inventor： 井野恒洋 ,  中崎靖

IPC: H01L21/31 ,  H01L21/3105 ,  H01L21/314 ,  H01L29/51

CPC classification number: H01L21/31604 ,  C23C14/08 ,  C23C14/5806 ,  C23C14/5853 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02266 ,  H01L21/02337 ,  H01L21/02356 ,  H01L21/28194 ,  H01L21/28282 ,  H01L21/31608 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11546 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881 ,  H01L29/792

Abstract: 本发明提供尽量提高介电常数且降低制造成本的半导体装置及其制造方法。该方法具有：在半导体基板上形成包含(HfzZr1-z)xSi1-xO2-y(0.81≤x≤0.99、0.04≤y≤0.25、0≤z≤1)的非晶态膜的步骤；在含有氧的气氛中对所述非晶态膜进行大于等于750℃的退火处理，形成包含正方晶(HfzZr1-z)xSi1-xO2的绝缘膜的步骤；所述组成中的x、y、z的范围是由XPS法测定的值。

公开(公告)号：CN101399290A

公开(公告)日：2009-04-01

申请号：CN200810149776.4

申请日：2008-09-25

Applicant: 株式会社东芝

Inventor： 中崎靖 ,  村冈浩一 ,  安田直树 ,  菊地祥子

IPC: H01L29/792 ,  H01L29/51 ,  H01L29/423 ,  H01L29/788 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/42332 ,  H01L29/42348 ,  H01L29/513 ,  H01L29/7881

Abstract: 一种能够电地写、擦除、读和保持数据的MONOS型非易失性半导体存储器器件，该存储器器件包括：源/漏区域；在沟道区上形成的第一栅绝缘层；在第一栅绝缘层上形成的第一电荷俘获层；形成于第一电荷俘获层上，并且具有比第一栅绝缘层更大的膜厚度的第二栅绝缘层；以及在第二栅绝缘层上形成的控制电极。第一电荷俘获层包括包含Al和O作为主要元素的绝缘膜，该绝缘膜具有由间隙O原子和置换Al原子的四价阳离子原子的复合物形成的缺陷对或由氧空位和置换O原子的N原子的复合物形成的缺陷对，所述绝缘膜还具有位于距离Al2O3的价带最大值2eV－6eV的范围内的电子未占据能级。