-
公开(公告)号：CN100565930C
公开(公告)日：2009-12-02
申请号：CN200610130951.6
申请日：2006-10-13
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/49 , H01L27/115
Abstract: 本发明的非易失性半导体存储装置实现了增大存储单元的耦合比并降低漏电流。与本发明的实例有关的非易失性半导体存储装置，包括：在半导体衬底内配置的源、漏扩散层；在源、漏扩散层之间的沟道之上配置的第一绝缘膜(T-ox.)；在第一绝缘膜(T-ox.)之上配置的、含有叠置的多个第一导电层的浮置栅电极(FG)；在浮置栅电极(FG)之上配置的第二绝缘膜(IPD)；以及在第二绝缘膜(IPD)之上配置的控制栅电极(CG)。在将多个第一导电层之中的除了最上层之外的一个第一导电层作为基准层的情况下，基准层的功函数大于等于4.0eV，基准层之上的包括基准层在内的多个第一导电层的功函数φw1、φw2、…、φwn随着朝向第二绝缘膜(IPD)依次增大。
-
公开(公告)号：CN101026193A
公开(公告)日：2007-08-29
申请号：CN200610130951.6
申请日：2006-10-13
Applicant: 株式会社东芝
IPC: H01L29/788 , H01L29/49 , H01L27/115
Abstract: 本发明的非易失性半导体存储装置实现了增大存储单元的耦合比并降低漏电流。与本发明的实例有关的非易失性半导体存储装置，包括：在半导体衬底内配置的源、漏扩散层；在源、漏扩散层之间的沟道之上配置的第一绝缘膜(T－ox.)；在第一绝缘膜(T－ox.)之上配置的、含有叠置的多个第一导电层的浮置栅电极(FG)；在浮置栅电极(FG)之上配置的第二绝缘膜(IPD)；以及在第二绝缘膜(IPD)之上配置的控制栅电极(CG)。在将多个第一导电层之中的除了最上层之外的一个第一导电层作为基准层的情况下，基准层的功函数大于等于4.0eV，基准层之上的包括基准层在内的多个第一导电层的功函数φw1、φw2、…、φwn随着朝向第二绝缘膜(IPD)依次增大。
-
公开(公告)号：CN103646962B
公开(公告)日：2017-06-27
申请号：CN201310711088.3
申请日：2008-09-26
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L21/28 , H01L29/423 , H01L29/51 , H01L29/788 , H01L29/792 , H01L27/115 , H01L27/11568
CPC classification number: H01L29/792 , H01L21/28282 , H01L21/283 , H01L21/76224 , H01L23/528 , H01L27/10805 , H01L27/115 , H01L27/11568 , H01L27/1157 , H01L28/40 , H01L28/60 , H01L29/0649 , H01L29/42324 , H01L29/4234 , H01L29/4925 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/788 , H01L29/7881
Abstract: 一种非易失性半导体存储器件，包括：半导体区；在所述半导体区上的第一绝缘膜；在所述第一绝缘膜上的电荷存储层；在所述电荷存储层上的第二绝缘膜；以及在所述第二绝缘膜上的控制栅电极，其中，所述第二绝缘膜包含：由氧化铪形成的底层（A）、由氧化铪形成的顶层（C）、以及由(SiO2)x(Si3N4)1‑x形成的中间层（B），其中，0.75≤x≤1，所述中间层（B）形成在所述底层（A）与所述顶层（C）之间，所述电荷存储层由多个层形成，并且所述控制栅电极包含：包含Ta的第一层和包含W的第二层，所述第一层与所述顶层（C）接触，并且所述第二层与所述第一层接触。
-
公开(公告)号：CN101276844B
公开(公告)日：2010-06-16
申请号：CN200810002827.0
申请日：2008-01-09
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L29/792 , H01L29/49 , H01L29/51 , H01L27/115
CPC classification number: H01L27/11568 , H01L21/28282 , H01L29/513 , H01L29/792
Abstract: 本发明提供关于写入/清除以及保存具有出色特性的MONOS型存储单元，本发明例子的存储单元具备形成在源·漏扩散层之间的沟道上，主要的构成元素是Si，O，N的第1绝缘膜、形成在第1绝缘膜上，主要的构成元素是Hf，O，N的电荷存储层，形成在电荷存储层上，具有比第1绝缘膜高的介电常数的第2绝缘膜，形成在第2绝缘膜上的控制栅电极，另外，第1绝缘膜的组成与电荷存储层的组成的关系以(A)第1绝缘膜的价电子带带阶比电荷存储层的价电子带带阶大，而且，(B)电荷存储层内的基于氧空位的陷阱能级存在于电荷存储层的带隙内为条件决定。
-
公开(公告)号：CN101276844A
公开(公告)日：2008-10-01
申请号：CN200810002827.0
申请日：2008-01-09
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L29/792 , H01L29/49 , H01L29/51 , H01L27/115
CPC classification number: H01L27/11568 , H01L21/28282 , H01L29/513 , H01L29/792
Abstract: 本发明提供关于写入/清除以及保存具有出色特性的MONOS型存储单元，本发明例子的存储单元具备形成在源·漏扩散层之间的沟道上，主要的构成元素是Si，O，N的第1绝缘膜、形成在第1绝缘膜上，主要的构成元素是Hf，O，N的电荷存储层，形成在电荷存储层上，具有比第1绝缘膜高的介电常数的第2绝缘膜，形成在第2绝缘膜上的控制栅电极，另外，第1绝缘膜的组成与电荷存储层的组成的关系以(A)第1绝缘膜的价电子带带阶比电荷存储层的价电子带带阶大，而且，(B)电荷存储层内的基于氧空位的陷阱能级存在于电荷存储层的带隙内为条件决定。
-
Patent Agency Ranking
公开(公告)号：CN103700661A
公开(公告)日：2014-04-02
申请号：CN201310710907.2
申请日：2008-09-26
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L27/115
CPC classification number: H01L29/792 , H01L21/28282 , H01L21/283 , H01L21/76224 , H01L23/528 , H01L27/10805 , H01L27/115 , H01L27/11568 , H01L27/1157 , H01L28/40 , H01L28/60 , H01L29/0649 , H01L29/42324 , H01L29/4234 , H01L29/4925 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/788 , H01L29/7881
Abstract: 一种非易失性半导体存储器件，包括：半导体区；在所述半导体区上的第一绝缘层；在所述第一绝缘层上的电荷存储层；在所述电荷存储层上的第一氧化铪层；以及在所述第一氧化铪层上的、包含氧化硅和氮氧化硅中的至少一个的第二绝缘层；在所述第二绝缘层上的第二氧化铪层；在所述第二氧化铪层上的、包含Ta的第一层；以及在所述第一层上的、包含W的第二层。
-
公开(公告)号：CN103646962A
公开(公告)日：2014-03-19
申请号：CN201310711088.3
申请日：2008-09-26
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L29/51 , H01L29/792 , H01L29/788 , H01L21/28 , H01L29/423 , H01L27/115
CPC classification number: H01L29/792 , H01L21/28282 , H01L21/283 , H01L21/76224 , H01L23/528 , H01L27/10805 , H01L27/115 , H01L27/11568 , H01L27/1157 , H01L28/40 , H01L28/60 , H01L29/0649 , H01L29/42324 , H01L29/4234 , H01L29/4925 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/788 , H01L29/7881
Abstract: 一种非易失性半导体存储器件，包括：半导体区；在所述半导体区上的第一绝缘膜；在所述第一绝缘膜上的电荷存储层；在所述电荷存储层上的第二绝缘膜；以及在所述第二绝缘膜上的控制栅电极，其中，所述第二绝缘膜包含：由氧化铪形成的底层（A）、由氧化铪形成的顶层（C）、以及由(SiO2)x(Si3N4)1-x形成的中间层（B），其中，0.75≤x≤1，所述中间层（B）形成在所述底层（A）与所述顶层（C）之间，所述电荷存储层由多个层形成，并且所述控制栅电极包含：包含Ta的第一层和包含W的第二层，所述第一层与所述顶层（C）接触，并且所述第二层与所述第一层接触。
-
公开(公告)号：CN101515599A
公开(公告)日：2009-08-26
申请号：CN200910007879.1
申请日：2009-02-20
Applicant: 株式会社东芝
IPC: H01L29/792
CPC classification number: H01L29/792 , H01L29/42348 , H01L29/513 , H01L29/518
Abstract: 一种半导体存储元件，包括：形成在半导体衬底上的隧道绝缘膜；形成在隧道绝缘膜上的具有Bevan簇的HfON电荷存储膜；形成在HfON电荷存储膜上的阻挡膜；和形成在阻挡膜上的栅电极。
-
公开(公告)号：CN101399291B
公开(公告)日：2014-01-29
申请号：CN200810161780.2
申请日：2008-09-26
Applicant: 株式会社东芝
Inventor： 安田直树
IPC: H01L29/792 , H01L29/51 , H01L27/115
CPC classification number: H01L29/792 , H01L21/28282 , H01L21/283 , H01L21/76224 , H01L23/528 , H01L27/10805 , H01L27/115 , H01L27/11568 , H01L27/1157 , H01L28/40 , H01L28/60 , H01L29/0649 , H01L29/42324 , H01L29/4234 , H01L29/4925 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/788 , H01L29/7881
Abstract: 一种非易失性半导体存储器件，包括在第一绝缘膜上的电荷存储层，设置在电荷存储层上、由多个层形成的第二绝缘膜，以及在第二绝缘膜上的控制栅极。该第二绝缘膜包括设置在电荷存储层上方的底层(A)、设置在控制栅极下方的顶层(C)、以及设置在底层(A)与顶层(C)之间的中间层(B)。中间层(B)具有比底层(A)和顶层(C)两者更高的势垒高度和更低的介电常数。中间层(B)的平均配位数比顶层(C)的平均配位数和底层(A)的平均配位数都小。
-
公开(公告)号：CN101515599B
公开(公告)日：2011-11-16
申请号：CN200910007879.1
申请日：2009-02-20
Applicant: 株式会社东芝
IPC: H01L29/792
CPC classification number: H01L29/792 , H01L29/42348 , H01L29/513 , H01L29/518
Abstract: 一种半导体存储元件，包括：形成在半导体衬底上的隧道绝缘膜；形成在隧道绝缘膜上的具有Bevan簇的HfON电荷存储膜；形成在HfON电荷存储膜上的阻挡膜；和形成在阻挡膜上的栅电极。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.02 seconds)
