-
公开(公告)号：CN119340316A
公开(公告)日：2025-01-21
申请号：CN202410661391.5
申请日：2024-05-27
Applicant: 富士电机株式会社
Abstract: 本发明提供一种降低电感的半导体装置及半导体模块。该半导体模块具备：半导体芯片，其具有输出电极和输入电极；负极端子，其与布线端子的负极导电层接触并与半导体芯片的输出电极电连接；以及正极端子，其与负极端子分隔，与负极端子平行且与布线端子的正极导电层电接触，并且与半导体芯片的输入电极电连接。半导体模块还具备封装体，正极端子和负极端子从该封装体的与布线端子对置的长侧面起沿同一方向从长侧面向外部延伸，该封装体将半导体芯片与正极端子以及负极端子固定，且在长侧面的正极端子以及负极端子之间具有收纳槽，布线端子的绝缘层的绝缘端边插入到收纳槽。
-
公开(公告)号：CN113224022A
公开(公告)日：2021-08-06
申请号：CN202110012028.7
申请日：2021-01-06
Applicant: 富士电机株式会社
IPC: H01L23/488 , H01L23/367 , H01L23/473 , H01L29/417 , H01L29/739 , H01L21/48 , H01L21/60
Abstract: 本发明提供半导体模块和半导体模块的制造方法。利用简单的结构降低凸块伴随热应力产生的变形而提高装置的可靠性。半导体模块(1)包括：层叠基板(2)，其是在绝缘板(20)的上表面配置有电路图案(22)并在绝缘板的下表面配置有散热板(21)而成的；以及半导体元件(3)，其在上表面配置有集电极(30)，在下表面配置有发射极电极(32)和栅电极(31)，发射极电极和栅电极经由凸块(B)与电路图案的上表面接合。凸块由金属烧结材料形成为中间部分比接合部分凹陷的形状。
-
公开(公告)号：CN106057740B
公开(公告)日：2019-12-10
申请号：CN201610130201.2
申请日：2016-03-08
Applicant: 富士电机株式会社
IPC: H01L23/049 , H01L23/49 , H01L25/07 , H01L29/423
Abstract: 本发明的半导体模块以及半导体装置能够抑制动作不良的产生。半导体模块具备：半导体元件，在其正面具备栅电极和源电极，在其背面具备漏电极，并且漏电极和漏极板的正面连接；层积基板，其具备在绝缘板的正面电连接有栅电极的第一电路板和与源电极电连接的第二电路板，并且层积基板配置于漏极板的正面；栅极端子，其配置在第一电路板上；源极端子，其配置在第二电路板上；盖，其与漏极板的正面对置地配置，具备栅极端子以及源极端子所在的开口和与开口接触并延伸至外周部的导槽。
-
公开(公告)号：CN108735692A
公开(公告)日：2018-11-02
申请号：CN201810172393.2
申请日：2018-03-01
Applicant: 富士电机株式会社
IPC: H01L23/373 , H01L23/473 , H01L23/28
Abstract: 提供一种冷却性能高且能够提高对于损坏、故障的可靠性的半导体装置。具备：由陶瓷形成的具有第一主面及第二主面以及彼此相向的2个侧面的冷却器(10)、与第一主面接合的多个导电性图案层(41、42、43)、隔着导电性图案层(41、42、43)的至少一部分搭载于第一主面的半导体元件(20)、以及由树脂和填料形成的对半导体元件(20)和导电性图案层(41、42、43)进行密封的密封构件(30)。密封构件(30)至少覆盖第一主面和2个侧面。
-
公开(公告)号：CN108695297A
公开(公告)日：2018-10-23
申请号：CN201810283513.6
申请日：2018-04-02
IPC: H01L23/538 , H01L25/07 , H01L23/492 , H01L21/603
CPC classification number: H01L23/5286 , H01L23/36 , H01L23/492 , H01L23/49575 , H01L23/50 , H01L25/10 , H01L25/105 , H01L23/5386 , H01L24/40 , H01L24/84 , H01L25/072 , H01L2224/40137 , H01L2224/84201
Abstract: 一种半导体装置、半导体装置的制造方法以及接口单元，能够减轻将半导体装置与外部设备连接时的连接作业的负担。半导体装置具备：底板；多个半导体单元，分别具备半导体芯片及与半导体芯片连接且向与底板相反侧延伸的棒状的单元侧控制端子，半导体单元以成对个数并排在底板上；接口单元，具有与从多个半导体单元分别延伸的多个单元侧控制端子连接的第一发射极及第一栅极信号用内部布线、第二发射极及第二栅极信号用内部布线以及与这些信号用内部布线连接且向与半导体单元相反的一侧的外部延伸的棒状的第一发射极信号用端子、第一栅极信号用端子、第二发射极信号用端子及第二栅极信号用端子，接口单元具有设置于多个半导体单元之上的箱状的收纳部。
-
Patent Agency Ranking
公开(公告)号：CN106898600A
公开(公告)日：2017-06-27
申请号：CN201610926034.2
申请日：2016-10-24
Applicant: 富士电机株式会社
CPC classification number: H05K5/0256 , H01L23/50 , H01L23/5385 , H01L23/5389 , H01L25/0655 , H01L25/115 , H01L25/18 , H05K5/0021 , H05K5/0204 , H05K5/0247 , H05K7/1432 , H01L25/072 , H01L23/52
Abstract: 本发明能够容易地将多个半导体模块彼此加以连接。半导体模块(100)具备：具有螺母收容部(131～133)的封装树脂(130)和配置于螺母收容部(131～133)中的螺母(143)，其中，主端子(125～127)从封装树脂(130)突出，绝缘电路板、半导体元件以及配线电路板被封装在封装树脂(130)中。进而，上述半导体模块(100)具有汇流条端子(140)，该汇流条端子140与从封装树脂130突出的主端子125～127电连接，并具有与螺母143相对的插入孔142。由此，仅通过利用连接汇流条将半导体模块(100)的汇流条端子(140)加以连接，便可容易地将两个半导体模块(100)进行连接。
-
公开(公告)号：CN103930990B
公开(公告)日：2016-12-14
申请号：CN201280055469.4
申请日：2012-12-14
Applicant: 富士电机株式会社
CPC classification number: H01L23/5226 , H01L21/486 , H01L21/76877 , H01L23/24 , H01L23/3735 , H01L23/4334 , H01L23/49811 , H01L23/49833 , H01L24/13 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/73 , H01L24/81 , H01L24/83 , H01L25/072 , H01L2224/13011 , H01L2224/13015 , H01L2224/13076 , H01L2224/13082 , H01L2224/131 , H01L2224/13339 , H01L2224/13347 , H01L2224/16235 , H01L2224/291 , H01L2224/32225 , H01L2224/45124 , H01L2224/48091 , H01L2224/48227 , H01L2224/49111 , H01L2224/49113 , H01L2224/73253 , H01L2224/73265 , H01L2224/81139 , H01L2224/81193 , H01L2224/8121 , H01L2224/81815 , H01L2224/8184 , H01L2224/81898 , H01L2224/83192 , H01L2224/8384 , H01L2924/1305 , H01L2924/13055 , H01L2924/15747 , H01L2924/15787 , H01L2924/014 , H01L2924/00014 , H01L2924/00
Abstract: 本发明提供一种半导体装置，能以较好的生产性来制造使植入基板与半导体搭载基板的半导体元件经由植入引脚相接合并电连接的半导体装置。在该半导体装置中，经由压入植入引脚半导体搭载基板的半导体元件(8)及/或电路图案(5)相接合。并且，植入引脚(20)的压入筒状端子(10)的压入深度L2可以调整。由此，使得处于被压入筒状端子(10)的状态的植入引脚(20)与筒状端子(10)的总长度与半导体搭载基板上的半导体元件(8)及/或电路图案(5)和植入基板(30)之间的距离相匹配。(20)的另一端的筒状端子(10)，植入引脚(20)与
-
公开(公告)号：CN105103289A
公开(公告)日：2015-11-25
申请号：CN201480020406.4
申请日：2014-05-12
Applicant: 富士电机株式会社
CPC classification number: H01L25/072 , H01L23/12 , H01L23/3107 , H01L23/3121 , H01L23/3735 , H01L23/492 , H01L23/49811 , H01L23/49838 , H01L23/64 , H01L24/01 , H01L24/06 , H01L24/32 , H01L25/18 , H01L29/7395 , H01L29/7827 , H01L2224/06181 , H01L2224/32225 , H01L2224/32245 , H01L2224/48137 , H01L2224/48139 , H01L2224/73265 , H01L2924/1203 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/15787 , H01L2924/19041 , H01L2924/19105 , H01L2924/3011 , H01L2924/00
Abstract: 提供一种在半导体芯片的栅电极与源电极之间连接电路阻抗降低元件，从而具有电流旁路效果的半导体装置。具备：绝缘基板(3)，具有绝缘板和电路板；半导体芯片(4)，在正面具有栅电极和源电极；印刷基板(5)，具有第一金属层和第二金属层，并且与上述绝缘基板(3)对置；第一导电柱(8)，电连接且机械连接到上述栅电极和第一金属层；第二导电柱(9)，电连接且机械连接到上述源电极和第二金属层；以及电路阻抗降低元件(10)，通过所述第一导电柱(8)和第二导电柱(9)而电连接在所述栅电极与所述源电极之间。
-
公开(公告)号：CN101339933B
公开(公告)日：2013-03-20
申请号：CN200810096579.0
申请日：2008-05-16
Applicant: 富士电机株式会社
IPC: H01L23/488 , H01L23/498 , H01L21/60
CPC classification number: H01L23/3735 , H01L23/142 , H01L25/072 , H01L2224/32225 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/00
Abstract: 本发明提供一种半导体装置和半导体装置的制造方法，提高半导体装置的可靠性。在半导体装置(1)中，在绝缘板(10a)的下面接合金属箔(10b)，在绝缘板(10a)的上面接合至少一个金属箔(10c、10d)，在金属箔(10c、10d)上通过焊接层(11a、11b)接合厚度大于等于50μm小于100μm的至少一个半导体元件(20，21)。另外，当通过焊接层(11a、11b)在金属箔(10c、10d)接合半导体元件(20、21)时，进行焊接以抑制位置偏离。由此，即使长时间使用，也能够实现可靠性优越的半导体装置和半导体装置的制造方法。
-
公开(公告)号：CN119542269A
公开(公告)日：2025-02-28
申请号：CN202411142221.2
申请日：2024-08-20
Applicant: 富士电机株式会社
IPC: H01L23/31 , H01L23/48 , H01L23/485 , H01L23/495
Abstract: 本发明提供一种半导体装置，容易小型化，并且能够抑制品质的下降。具备：第一半导体芯片和第二半导体芯片，所述第一半导体芯片和第二半导体芯片彼此分离地设置，所述第一半导体芯片和第二半导体芯片各自具有上表面侧的第一主电极和下表面侧的第二主电极；以及印刷电路板，其设置于第一半导体芯片及第二半导体芯片的周围，具有多层的布线层和设置于多层的布线层之间的绝缘层，所述多层的布线层包括最上层的第一布线层和最下层的第二布线层，所述第一布线层经由连接构件来与第一半导体芯片的第一主电极电连接，所述第二布线层经由通路来与第一布线层电连接，并且所述第二布线层与第二半导体芯片的第二主电极电连接。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.03 seconds)
