公开(公告)号：CN105845652A

公开(公告)日：2016-08-10

申请号：CN201610192275.9

申请日：2011-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家龙 ,  赵治平 ,  陈俊宏 ,  曾华洲 ,  郑价言 ,  庄学理

IPC: H01L23/485 ,  H01L21/768

CPC classification number: H01L21/76838 ,  H01L21/76807 ,  H01L21/76816 ,  H01L23/485 ,  H01L23/53228 ,  H01L23/53242 ,  H01L23/53257 ,  H01L29/665 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种衬底上具有栅极且栅极与源极/漏极(S/D)相邻的半导体器件。第一介电层覆盖栅极和S/D区域，第一介电层具有位于S/D区域上的第一接触孔且第一接触插塞由第一材料形成，第一接触插塞与各自的S/D区域连接。第二介电层覆盖第一介电层和第一接触插塞。由第二材料形成的第二接触插塞填充形成在第一介电层和第二介电层中的第二接触孔。第二接触插塞与形成在第二介电层中的栅极和互连结构连接，互连结构与第一接触插塞连接。第二材料与第一材料不同，且第二材料具有比第一材料低的电阻。

公开(公告)号：CN102446954B

公开(公告)日：2014-03-12

申请号：CN201110054082.4

申请日：2011-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶秉君 ,  叶德强 ,  赵治平

IPC: H01L29/06 ,  H01L29/872 ,  H01L21/22 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/66212

Abstract: 本发明提供一种集成电路元件及其制作方法，其中集成电路元件包括：半导体基板，具有顶面与底面，半导体基板为第一导电类型；轻度掺杂扩散区，配置于半导体基板中，轻度掺杂扩散区被掺杂成第二导电类型；具有第一导电类型的第一阱，自顶面延伸入半导体基板，第一阱围绕轻度掺杂扩散区；具有第二导电类型的第二阱，配置于半导体基板中，第二阱配置于轻度掺杂扩散区下方并部分邻接第一阱的底部；以及导电层，邻近轻度掺杂扩散区，其中导电层与轻度掺杂扩散区的结上形成有肖特基区域。本发明的元件具有较佳的性能，无需使用额外的工艺和/或制作成本，可轻易地将具有不同击穿电压与开启电压的肖特基元件制作于单一集成电路元件上。

公开(公告)号：CN102299054B

公开(公告)日：2013-07-31

申请号：CN201010578005.4

申请日：2010-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张立文 ,  叶德强 ,  喻中一 ,  匡训冲 ,  曾华洲 ,  赵治平 ,  刘铭棋 ,  曾元泰

IPC: H01L21/02

CPC classification number: H01L28/20 ,  H01L28/24

Abstract: 本发明公开了制造集成电路器件(如薄膜电阻器)的方法。示例性方法包括提供半导体基板；在所述半导体基板的上方形成电阻层；在所述电阻层的上方形成硬掩膜层，其中所述硬掩膜层包括处于所述电阻层上方的阻挡层以及处于所述阻挡层上方的介电层；以及在所述硬掩膜层中形成开口以暴露所述电阻层的一部分。

公开(公告)号：CN102456665A

公开(公告)日：2012-05-16

申请号：CN201110312112.7

申请日：2011-10-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 华伟君 ,  张家龙 ,  陈俊宏 ,  赵治平 ,  郑价言 ,  曾华洲

IPC: H01L23/528 ,  H01L27/08 ,  H01L21/768 ,  H01L21/02

CPC classification number: H01G4/005 ,  H01L23/5223 ,  H01L28/60 ,  H01L2924/0002 ,  Y10T29/43 ,  H01L2924/00

Abstract: 用于金属-氧化物-金属电容器的保护结构，一种电容器结构包括第一组电极、第二组电极以及多个线插头。第一组电极具有第一电极和第二电极，第一电极和第二电极形成在多个金属化层中的第一金属化层中，其中，第一电极和第二电极通过绝缘材料间隔开。第二组电极具有第三电极和第四电极，第三电极和第四电极形成在多个金属化层中的第二金属化层中，其中，第三电极和第四电极通过绝缘材料间隔开。多个线插头将第二组电极连接到第一组电极。

公开(公告)号：CN102446954A

公开(公告)日：2012-05-09

申请号：CN201110054082.4

申请日：2011-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶秉君 ,  叶德强 ,  赵治平

IPC: H01L29/06 ,  H01L29/872 ,  H01L21/22 ,  H01L21/329

CPC classification number: H01L29/872 ,  H01L29/0619 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/6606 ,  H01L29/66143 ,  H01L29/66212

Abstract: 本发明提供一种集成电路元件及其制作方法，其中集成电路元件包括：半导体基板，具有顶面与底面，半导体基板为第一导电类型；轻度掺杂扩散区，配置于半导体基板中，轻度掺杂扩散区被掺杂成第二导电类型；具有第一导电类型的第一阱，自顶面延伸入半导体基板，第一阱围绕轻度掺杂扩散区；具有第二导电类型的第二阱，配置于半导体基板中，第二阱配置于轻度掺杂扩散区下方并部分邻接第一阱的底部；以及导电层，邻近轻度掺杂扩散区，其中导电层与轻度掺杂扩散区的结上形成有肖特基区域。本发明的元件具有较佳的性能，无需使用额外的工艺和/或制作成本，可轻易地将具有不同击穿电压与开启电压的肖特基元件制作于单一集成电路元件上。

公开(公告)号：CN101488498B

公开(公告)日：2010-07-28

申请号：CN200910001320.8

申请日：2007-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家逸 ,  张家龙 ,  赵治平

IPC: H01L27/02 ,  H01L23/522 ,  H01L23/528 ,  H01G4/38

CPC classification number: H01L27/0805 ,  H01G4/38 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路装置与电容器对，该集成电路装置包括电容器阵列，其具有排列成行与列的单位电容器，其中每个单位电容器由两电性绝缘的电容板组成。单位电容器具有至少一第一单位电容器，位于电容器阵列的每一列与每一行中，至少一第一单位电容器彼此互相电性连接，其中电容器阵列的每一行如同其它行与列，具有相同数量的至少一第一单位电容器，并且其中电容器阵列的每一列如同其它列与行，具有相同数量的至少一第一单位电容器。单位电容器还具有至少一第二单位电容器，位于上述电容器阵列的每一列与每一行中，其中至少一第二单位电容器彼此互相电性连接且平均分布于电容器阵列中。

公开(公告)号：CN100539143C

公开(公告)日：2009-09-09

申请号：CN200710153396.3

申请日：2007-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈家逸 ,  张家龙 ,  赵治平

IPC: H01L27/02 ,  H01L23/522 ,  H01L23/528

CPC classification number: H01L27/0805 ,  H01G4/38 ,  H01L23/5223 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路装置与电容器对，该集成电路装置包括电容器阵列，其具有排列成行与列的单位电容器，其中每个单位电容器由两电性绝缘的电容板组成，并且其中所述电容器阵列至少包括两行与两列。单位电容器具有至少一第一单位电容器，位于电容器阵列的每一列与每一行中，至少一第一单位电容器彼此互相电性连接，其中电容器阵列的每一行如同其它行与列，具有相同数量的至少一第一单位电容器，并且其中电容器阵列的每一列如同其它列与行，具有相同数量的至少一第一单位电容器。单位电容器还具有至少一第二单位电容器，位于上述电容器阵列的每一列与每一行中，其中至少一第二单位电容器彼此互相电性连接且平均分布于电容器阵列中。

公开(公告)号：CN100499121C

公开(公告)日：2009-06-10

申请号：CN200510087360.0

申请日：2005-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈岳猷 ,  张家龙 ,  赵治平 ,  陈俊宏

IPC: H01L27/02

CPC classification number: H01L23/5223 ,  H01L23/5225 ,  H01L27/0805 ,  H01L27/0808 ,  H01L28/40 ,  H01L29/93 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是有关于一种电容元件，可于一集成电路的相同布局区域中，选择性结合金属-绝缘层-金属(MIM)、金属-氧化层-金属(MOM)和变容二极管区域，两或多种电容区域形式，被垂直安排于一基板上用以形成一电容元件，此可在不占据额外布局区域的情况下，增加此电容元件每单位的电容值。

公开(公告)号：CN101373739A

公开(公告)日：2009-02-25

申请号：CN200810091951.9

申请日：2008-04-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡永智 ,  俞正明 ,  赵治平 ,  张智胜

IPC: H01L21/8234 ,  H01L21/8238

CPC classification number: H01L21/823892 ,  H01L21/823412 ,  H01L21/823493 ,  H01L21/823807 ,  Y10S438/919

Abstract: 一种半导体结构的形成方法，包括下列步骤：提供半导体衬底；以及形成高漏极电压金属氧化物半导体装置于该半导体衬底的表面上。于一实施例中，上述形成该高漏极电压金属氧化物半导体装置于该半导体衬底的表面上的步骤，包括下列步骤：形成阱区，该阱区具有第一导电型态；形成埋设阱区于该半导体衬底内与该高漏极电压金属氧化物半导体装置的漏极侧上，其中该埋设阱区具有与该第一导电性质相反的第二导电型态；以及形成自该埋设阱区上延伸至该阱区上的栅堆叠物。本发明可依据工艺需要而定制化高漏极电压金属氧化物半导体装置的浅掺杂漏极区且无须额外制作成本，其制造程序亦可完全兼容于既有的CMOS工艺中。

公开(公告)号：CN101252126A

公开(公告)日：2008-08-27

申请号：CN200710185180.5

申请日：2007-11-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王松雄 ,  赵治平 ,  苏嘉祎

IPC: H01L27/00 ,  H01L23/522

CPC classification number: H01L28/10

Abstract: 一种半导体元件，即一种使用焊垫金属层的电感，包括金属螺旋体、金属桥接体以及金属互连，金属桥接体是以焊垫金属层与多个连接窗形成，且有一端与金属螺旋体连接，金属互连与金属螺旋体的另一端连接，此外，焊垫金属层的电阻系数比金属螺旋体要低。本发明提供使用焊垫金属层的电感，由于焊垫金属层通常很厚，因此使用焊垫金属层的电感的品质因数有所改善，此外，使用焊垫金属层的电感可相容于标准的制造工艺，而不需有工艺的调整。