-
公开(公告)号：CN106972038A
公开(公告)日：2017-07-21
申请号：CN201611222577.2
申请日：2016-12-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/1253 , H01L27/2436 , H01L45/08 , H01L45/122 , H01L45/146 , H01L45/1666 , H01L45/1691 , H01L27/24 , H01L45/16
Abstract: 本发明的实施例涉及集成电路，该集成电路包括半导体衬底和设置在半导体衬底上方的互连结构。互连结构包括下部金属层、设置在下部金属层上方的中间金属层和设置在中间金属层上方的上部金属层。下部金属层的上表面和中间金属层的下表面通过第一距离垂直间隔开。电阻式随机存取存储器(RRAM)单元布置在下部金属层与上部金属层之间。RRAM单元包括通过具有可变电阻的数据存储层分离的底部电极和顶部电极。数据存储层垂直跨越比第一距离大的第二距离。本发明的实施例还提供了一种形成电阻式随机存取存储器单元的方法。
-
公开(公告)号：CN104037187B
公开(公告)日：2017-03-01
申请号：CN201310228967.0
申请日：2013-06-08
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/1608 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/12 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1675
Abstract: 本发明提供了具有双间隔件的一晶体管和一阻变随机存取存储器的结构，并且还提供了一种阻变随机存取存储器(RRAM)单元及其制造方法。RRAM单元包括晶体管和RRAM结构。RRAM结构包括：底电极，具有通孔部分和顶部；阻变材料层，位于底电极上并且其宽度与底电极的顶部的宽度相同；覆盖层，位于底电极上方；第一间隔件，围绕覆盖层和顶电极；第二间隔件，围绕底电极的顶部和第一间隔件；以及顶电极。RRAM单元还包括将RRAM结构的顶电极连接至金属层的导电材料。
-
公开(公告)号：CN102891142B
公开(公告)日：2015-08-12
申请号：CN201210044727.0
申请日：2012-02-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0207 , H01L28/40
Abstract: 公开了具有无方向去耦电容器的半导体器件和制造该半导体器件的方法。在一个实施例中，半导体器件包括至少一个集成电路和至少一个去耦电容器。将至少一个去耦电容器定向为与至少一个集成电路定向的方向不同的方向。
-
公开(公告)号：CN104517639A
公开(公告)日：2015-04-15
申请号：CN201310744314.8
申请日：2013-12-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/56
CPC classification number: G11C13/003 , G11C13/0002 , G11C13/0059 , G11C13/0069 , G11C13/0097 , G11C2013/0071 , G11C2213/79
Abstract: 本发明提供了存储器单元的击穿保护。本发明公开了一种包括下列操作的方法。在复位操作期间，将第一电压施加至一行存储器单元中的每个存储器单元的存取晶体管的栅极，其中，存取晶体管的第一源极/漏极电连接至同一存储器单元中的阻变式随机存取存储器（RRAM）器件的第一电极。当将第一电压施加至存取晶体管的栅极时，将抑制电压施加至多个未选择的存储器单元中的每个存储器单元的RRAM器件的第二电极或存取晶体管的第二源极/漏极。
-
公开(公告)号：CN103227101A
公开(公告)日：2013-07-31
申请号：CN201210245070.4
申请日：2012-07-13
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
CPC classification number: H01L29/945 , H01L21/0214 , H01L21/02274 , H01L28/91 , H01L29/66181
Abstract: 公开了半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：在工件的沟槽内形成电容器，电容器包括底部电极、设置在底部电极上方的介电层和设置在介电层上方的顶部电极。保护层形成在电容器的上方。形成电容器和形成保护层包括：优化沟槽的宽度、底部电极的厚度、介电层的厚度、顶部电极的厚度和保护层的厚度中的至少一个，使得保护层完全覆盖顶部电极。
-
Patent Agency Ranking
公开(公告)号：CN101232015B
公开(公告)日：2010-07-21
申请号：CN200710104211.X
申请日：2007-05-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
CPC classification number: H01G4/002 , H01G4/40 , H01G13/00 , H01G17/00 , H01L21/823828 , H01L27/0629 , H01L27/10852 , H01L28/60 , H01L29/66545
Abstract: 本发明揭示一种半导体装置及其形成方法，其包含嵌入式的金属-绝缘体-金属电容器于逻辑电路中，此半导体装置包含：衬底，包含邻接半导体区的绝缘体区；下电极，其包含第一导体，位于绝缘体区上；绝缘层，位于绝缘体区、半导体区、及下电极上，其中绝缘层包括第一开口及第二开口，第一开口露出部分的下电极，第二开口露出半导体区；介电膜，沿着第一开口及第二开口延伸，位于下电极与半导体区上，分别作为电容器介电膜与栅极介电质，其中介电膜直接位于第一开口及第二开口的侧壁上；以及第二导体，位于第一开口及第二开口内的电容器介电膜与栅极介电质上，分别作为电容器结构的上电极、与晶体管结构的真实栅极。
-
公开(公告)号：CN100428479C
公开(公告)日：2008-10-22
申请号：CN200610001671.5
申请日：2006-01-20
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
CPC classification number: H01L21/84 , H01L27/1087 , H01L27/1203 , H01L29/945
Abstract: 本发明提供一种存储器元件，半导体元件及其制造方法，具体涉及一种整合于一绝缘层上有硅的单晶体管随机处理存储器具有一电容器结构，此电容器结构是埋藏在至少部分的SOI基底的电容器沟槽中，且一栅极结构是形成在SOI基底上。一上电极电容器结构是和栅极结构的栅电极同时形成，且两者由相同的材料所组成。一电容器结构的电容器介电层是和栅极结构的栅极介电层同时形成，且两者由相同的材料所组成。本发明整合在SOI基底上的1T-RAM元件可通过埋藏氧化层完全绝缘于其它元件，以降低耗能和增加运作速度。
-
公开(公告)号：CN101232015A
公开(公告)日：2008-07-30
申请号：CN200710104211.X
申请日：2007-05-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 涂国基
CPC classification number: H01G4/002 , H01G4/40 , H01G13/00 , H01G17/00 , H01L21/823828 , H01L27/0629 , H01L27/10852 , H01L28/60 , H01L29/66545
Abstract: 本发明揭示一种半导体装置及其形成方法，其包含嵌入式的金属－绝缘体－金属电容器于逻辑电路中，此半导体装置包含：衬底，具有绝缘区；下电极，具有第一导体，位于上述绝缘区上；介电膜位于上述下电极上，但暴露部分下电极；以及上电极，具有第二导体，位于上述介电膜上，其中上述介电膜沿着上述上电极的侧壁与底部延伸。本发明具有能够一并形成金属－绝缘体－金属电容器结构与晶体管的栅极结构、减少工艺成本和工艺步骤并改善装置性能表现的优点。
-
公开(公告)号：CN1294643C
公开(公告)日：2007-01-10
申请号：CN02131675.9
申请日：2002-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/82
Abstract: 一种形成栅极和电容的间隙壁的制作方法，此方法的步骤如下：在基板上形成浅沟绝缘区，且在其上依次形成一垫氧化层、一蚀刻停止层和第一氧化层。向下蚀刻出一凹陷区域，在该凹陷内壁沉积第一导体层，移除第一氧化层及蚀刻停止层，并依次形成介电层、第二导体层、第一氮化硅层、氮氧化硅层覆盖在浅沟绝缘区及有源区上，在该有源区上向下蚀刻到垫氧化层，依次形成第二氮化硅层和第二氧化层，先蚀刻第二氧化层，再蚀刻第二氮化硅层最后形成氮化硅和氧化层组合而成的间隙壁。
-
公开(公告)号：CN119403131A
公开(公告)日：2025-02-07
申请号：CN202411386073.9
申请日：2024-09-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B63/00
Abstract: 一种存储器器件包括位于半导体衬底上的存取晶体管的二维阵列；嵌入介电材料层中并电连接到存取晶体管的电节点的金属互连结构；以及嵌入介电材料层中的电阻存储器结构的二维阵列。金属互连结构包括位于第一金属线层级并沿第一水平方向横向延伸的两个第一源极线；位于第二金属线层级并沿第一水平方向横向延伸的第二源极线；以及垂直连接结构，其包括多个互连通孔结构和至少一个线层级金属结构，并在两个第一源极线和第二源极线之间提供垂直电连接。本申请的实施例还公开了形成存储器器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
120
records
(took 0.042 seconds)
