公开(公告)号：CN106992162A

公开(公告)日：2017-07-28

申请号：CN201710037091.X

申请日：2017-01-18

Applicant: 三星电子株式会社

Inventor： 姜泌圭 ,  李镐珍 ,  朴炳律 ,  金兑泳 ,  金石镐

IPC: H01L23/48 ,  H01L25/065

Abstract: 本公开提供一种具有TSV结构的多重堆叠器件。该多重堆叠器件包括：下部器件，具有下基板、在下基板上的第一绝缘层以及在第一绝缘层上的硅通孔(TSV)焊盘；中间器件，具有中间基板、在中间基板上的第二绝缘层以及在第二绝缘层上的第一TSV凸块；上部器件，具有上基板、在上基板上的第三绝缘层以及在第三绝缘层上的第二TSV凸块；以及TSV结构，穿过上基板、第三绝缘层、第二绝缘层以及中间基板以连接到第一TSV凸块、第二TSV凸块和TSV焊盘。在中间基板与TSV结构之间的绝缘的第一TSV间隔物和在上基板与TSV结构之间的绝缘的第二TSV间隔物沿堆叠方向间隔开。

公开(公告)号：CN118899311A

公开(公告)日：2024-11-05

申请号：CN202410201980.5

申请日：2024-02-23

Applicant: 三星电子株式会社

Inventor： 朴明珠 ,  黄载元 ,  李镐珍

IPC: H01L27/088 ,  H01L23/538 ,  H01L29/417

Abstract: 一种半导体器件，包括：衬底，该衬底包括在第一方向上彼此相对的第一表面和第二表面；有源图案，在衬底的第一表面上并沿第二方向延伸；场绝缘膜，在衬底的第一表面上并覆盖有源图案的侧壁；电力轨，在衬底的第二表面上并沿第二方向延伸；过孔沟槽，在有源图案的一侧并穿过场绝缘膜；以及电力轨过孔，填充过孔沟槽并连接到电力轨，其中，电力轨过孔包括：第一子膜，形成为单层膜；以及第二子膜，在第一子膜上，并且包括沿过孔沟槽的内侧壁延伸的阻挡膜、以及阻挡膜之间的填充膜。

公开(公告)号：CN118136626A

公开(公告)日：2024-06-04

申请号：CN202311603906.8

申请日：2023-11-28

Applicant: 三星电子株式会社

Inventor： 全炯俊 ,  李镐珍

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/48 ,  H10N97/00 ,  H01L21/768

Abstract: 一种半导体装置，包括：衬底，其包括其上形成有有源区域的第一面和与第一面相对的第二面；形成在有源区域上的电子元件；正面布线结构，其设置在衬底的第一面上并且连接到电子元件；沟槽电容器，其填充从衬底的第二面延伸到衬底中的背面沟槽的至少一部分；背面布线结构，其设置在衬底的第二面上，并且连接到沟槽电容器；以及穿通件，其延伸穿过衬底以将电子元件和背面布线结构彼此电连接。

公开(公告)号：CN117352483A

公开(公告)日：2024-01-05

申请号：CN202310540116.3

申请日：2023-05-12

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  金石镐 ,  文光辰 ,  李镐珍

IPC: H01L23/498 ,  H01L23/367 ,  H01L23/373

Abstract: 可以提供一种半导体器件，包括：衬底；布线图案，在衬底中；钝化层，在衬底上，钝化层和衬底包括穿透钝化层和衬底中的每一个的一部分并朝向布线图案延伸的第一凹部；柱体，连接到布线图案，并且包括在第一凹部内的第一部分和在第一部分上并从钝化层的顶表面突出的第二部分；信号凸块，包括：种子层，在柱体上；下凸块，在种子层上；以及上凸块，在下凸块上；以及传热凸块，与信号凸块间隔开，并且与布线图案电绝缘，并且传热凸块包括：另一种子层，在钝化层上；另一下凸块，在另一种子层上；以及另一上凸块，在另一下凸块上。

公开(公告)号：CN108074908B

公开(公告)日：2023-10-20

申请号：CN201711119538.4

申请日：2017-11-14

Applicant: 三星电子株式会社

Inventor： 秦正起 ,  李来寅 ,  朴点龙 ,  千镇豪 ,  孙成旻 ,  李镐珍

IPC: H01L23/498 ,  H01L23/528

Abstract: 一种半导体芯片包括：半导体衬底，包括其中配置有凸块的凸块区及不包括凸块的非凸块区；以及钝化层，形成在所述半导体衬底的所述凸块区及所述非凸块区上，其中所述凸块区中所述钝化层的厚度厚于所述非凸块区中所述钝化层的厚度，且在所述凸块区与所述非凸块区之间具有台阶。所述半导体芯片具有提高的可靠性。

公开(公告)号：CN115346949A

公开(公告)日：2022-11-15

申请号：CN202210423659.2

申请日：2022-04-21

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  文光辰 ,  吴承河

IPC: H01L23/498 ,  H01L23/538

Abstract: 本发明提供一种集成电路器件和包括该集成电路器件的半导体封装，其中该集成电路器件包括：具有第一表面和与第一表面相反的第二表面的半导体基板；在半导体基板的第一表面上的第一绝缘层；电极落着焊盘，位于半导体基板的第一表面上并具有由第一绝缘层围绕的侧壁、与半导体基板的第一表面间隔开的顶表面以及与顶表面相反的底表面；以及贯通电极，配置为穿透半导体基板并接触电极落着焊盘的顶表面，其中电极落着焊盘的顶表面的水平宽度小于电极落着焊盘的底表面的水平宽度，并大于贯通电极的与电极落着焊盘的顶表面接触的底表面的水平宽度。

公开(公告)号：CN112447554A

公开(公告)日：2021-03-05

申请号：CN202010799661.0

申请日：2020-08-11

Applicant: 三星电子株式会社

Inventor： 李学承 ,  李镐珍 ,  林东灿 ,  金镇南 ,  文光辰

IPC: H01L21/67 ,  H01L21/64 ,  H01J37/32

Abstract: 本公开提供了削角蚀刻装置以及半导体器件制造方法。一种削角蚀刻装置包括：配置为接收衬底的卡盘板；围绕卡盘板的周边的下等离子体隔离区(PEZ)环；在卡盘板上的盖板；以及围绕盖板的周边的上PEZ环。下PEZ环包括环基部和从环基部的边缘向上延伸并围绕衬底的侧壁的下部的突起。

公开(公告)号：CN107507820B

公开(公告)日：2020-09-08

申请号：CN201710447541.2

申请日：2017-06-14

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  金孝柱 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  李来寅 ,  李镐珍

IPC: H01L23/528 ,  H01L21/60

Abstract: 本发明公开了一种半导体器件和制造该半导体器件的方法。其中在该半导体器件中，焊盘设置在衬底上。凸块结构设置在焊盘上并电连接到焊盘。凸块结构包括顺序地堆叠在焊盘上的第一铜层和第二铜层以及在第二铜层上的焊料球。第一铜层的(111)面与(200)面的第一X射线衍射(XRD)峰值强度比大于第二铜层的(111)面与(200)面的第二XRD峰值强度比。

公开(公告)号：CN108022872A

公开(公告)日：2018-05-11

申请号：CN201711057851.X

申请日：2017-11-01

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  李镐珍 ,  文光辰 ,  朴炳律 ,  安振镐 ,  李来寅

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/538 ,  H01L25/065

Abstract: 本发明公开了一种半导体芯片的插塞结构、其制造方法以及包括其的多芯片封装。该半导体芯片的插塞结构包括：基板；设置在基板上的绝缘夹层；其中绝缘夹层包括设置在其中的焊盘结构；穿过基板和绝缘夹层的通孔，其中通孔暴露焊盘结构；形成在通孔的内表面上的绝缘图案，其中绝缘图案包括掩埋部分，掩埋部分填充在通孔的内表面处在基板中设置的凹口；以及形成在通孔内在绝缘图案上的插塞，其中插塞与焊盘结构电连接。

公开(公告)号：CN107946197A

公开(公告)日：2018-04-20

申请号：CN201710946013.1

申请日：2017-10-11

Applicant: 三星电子株式会社

Inventor： 皮在贤 ,  李镐珍 ,  金泰成 ,  文光辰 ,  安振镐 ,  李来寅

IPC: H01L21/48 ,  H01L21/50

Abstract: 一种制造半导体封装的方法包括：在插片基板的第一表面上形成光致抗蚀剂图案。所述插片基板包括电极区和划线区。使用光致抗蚀剂图案作为掩模来刻蚀插片基板，以形成分别在电极区和划线区上的第一开口和第二开口。绝缘层和导电层形成于插片基板的第一表面上。第二开口的宽度小于第一开口的宽度。绝缘层接触插片基板的第一表面、第一开口的内表面和第二开口的内表面中的每一个。