公开(公告)号：CN108962856A

公开(公告)日：2018-12-07

申请号：CN201810132860.9

申请日：2018-02-09

Applicant: 三星电子株式会社

Inventor： 金炅洙 ,  金原永 ,  姜善远

IPC: H01L23/488

Abstract: 一种半导体存储器芯片包括高位数据焊盘区域、低位数据焊盘区域和附加焊盘区域。高位数据焊盘、高位数据选通信号对焊盘和高位数据屏蔽信号焊盘被布置在高位数据焊盘区域中。低位数据焊盘、低位数据选通信号对焊盘和低位数据屏蔽信号焊盘被布置在邻近高位数据焊盘区域且在其下方的低位数据焊盘区域中。用于第二半导体存储器封装并在内部连接到用于第一半导体存储器封装的高位数据屏蔽信号焊盘的反转的终止数据选通信号焊盘，被布置在邻近高位数据焊盘区域并在其上方的附加焊盘区域中。

公开(公告)号：CN104167406B

公开(公告)日：2018-08-28

申请号：CN201410207047.5

申请日：2014-05-16

Applicant: 三星电子株式会社

Inventor： 安镇燦 ,  姜善远

IPC: H01L23/538

CPC classification number: H01L24/02 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/02375 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/04073 ,  H01L2224/05554 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/2919 ,  H01L2224/32145 ,  H01L2224/48105 ,  H01L2224/48111 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2224/83101 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06558 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/10161 ,  H01L2924/181 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明公开了一种半导体封装件，其包括：衬底；以及依次设置在衬底上的第一和第二半导体芯片，使得第一半导体芯片和第二半导体芯片的有源表面彼此面对，其中第一和第二半导体芯片是中央焊盘式半导体芯片，其各自具有邻近其中心线排列为两列的I/O焊盘，并且第二半导体芯片的I/O焊盘直接电连接至衬底而不与第二半导体芯片的中心线交叉。

公开(公告)号：CN103187376B

公开(公告)日：2017-04-26

申请号：CN201210583995.X

申请日：2012-12-28

Applicant: 三星电子株式会社

Inventor： 朴徹 ,  姜善远 ,  金吉洙 ,  白中铉

IPC: H01L23/488

CPC classification number: H01L23/4951 ,  H01L23/49531 ,  H01L23/49575 ,  H01L24/48 ,  H01L24/49 ,  H01L25/0657 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/4824 ,  H01L2224/48247 ,  H01L2224/4911 ,  H01L2224/49175 ,  H01L2225/06506 ,  H01L2225/06527 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/19107 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: 一种半导体封装件包括第一侧面、与第一侧面相对的第二侧面、以及与第一侧面和第二侧面垂直的第三侧面。该半导体封装件包括：第一引脚，设置成接近或靠近第一侧面；第二引脚，设置成接近或靠近第二侧面；半导体芯片堆叠件，设置在第一引脚和第二引脚之间且包括多个半导体芯片；再分布结构，设置在半导体堆叠件上。半导体堆叠件中的至少一个半导体芯片包括设置成接近或靠近第三侧面的多个第一芯片焊盘，再分布结构包括：第一再分布焊盘，设置成接近或靠近第一侧面且电连接到第一引脚；第二再分布焊盘，设置成接近或靠近第二侧面且电连接到第二引脚；第三再分布焊盘，设置成接近或靠近第三侧面且电连接到第一芯片焊盘中的第一个和第一再分布焊盘。

公开(公告)号：CN101312172A

公开(公告)日：2008-11-26

申请号：CN200810098529.6

申请日：2008-05-22

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  张东铉 ,  金南锡 ,  姜善远

IPC: H01L23/485 ,  H01L23/28 ,  H01L23/29 ,  H01L23/31 ,  H01L25/00 ,  H01L25/065

CPC classification number: H01L23/3128 ,  H01L23/5389 ,  H01L24/24 ,  H01L25/105 ,  H01L2224/24226 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/82039 ,  H01L2224/82047 ,  H01L2224/92244 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/00

Abstract: 所提供的是一种具有增强的接点可靠性的半导体封装及其制作方法。该方法包括：形成包括封装单元，该封装单元包括插入在底层与顶层之间的半导体芯片；以及，在衬底上顺序堆叠所述封装单元。所述底层和所述顶层由具有比半导体芯片模量低的模量的材料形成。所述半导体封装包括：布置在衬底上的至少一个封装单元，所述封装单元包括：具有焊盘的半导体芯片、基本包围所述半导体芯片的底层和顶层、以及覆盖在所述顶层上的再分布结构。所述再分布结构电连接到所述焊盘。

公开(公告)号：CN109003963B

公开(公告)日：2024-01-05

申请号：CN201810572690.6

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 金原永 ,  姜善远

IPC: H01L25/065 ,  H10B80/00 ,  H01L23/538

Abstract: 半导体封装包括：第一互连基板，该第一互连基板在第一重新分布基板上并且具有贯穿第一互连基板的第一开口。第一半导体芯片在第一重新分布基板上，并且在第一互连基板的第一开口中。第二重新分布基板在第一互连基板和第一半导体芯片上。第二互连基板在第二重新分布基板上，并且具有贯穿第二互连基板的第二开口。第二半导体芯片在第二重新分布基板上，并且在第二互连基板的第二开口中。

公开(公告)号：CN108074898B

公开(公告)日：2023-05-26

申请号：CN201711153717.X

申请日：2017-11-17

Applicant: 三星电子株式会社

Inventor： 金光锡 ,  姜善远 ,  金逸俊

IPC: H01L23/488 ,  H01L23/50

Abstract: 提供了一种半导体封装，该半导体封装包括：印刷电路板；电阻器电路，以及第一半导体芯片和第二半导体芯片。第一焊盘和第二焊盘在印刷电路板的第一表面上，并且外部连接端子在印刷电路板的第二表面上。电阻器电路具有连接到第一焊盘的第一连接端子以及连接到第二焊盘的第二连接端子。第一半导体芯片连接到第一焊盘，第二半导体芯片堆叠在第一半导体芯片上并且连接到第二焊盘。印刷电路板包括信号传输线，将印刷电路板中的分支连接到外部连接端子。第一传输线将分支连接到第一焊盘。第二传输线将分支连接到第二焊盘。

公开(公告)号：CN106684063B

公开(公告)日：2021-12-14

申请号：CN201610972127.9

申请日：2016-11-07

Applicant: 三星电子株式会社

Inventor： 金原永 ,  姜善远 ,  安镇燦

IPC: H01L23/488 ,  H01L23/58

Abstract: 本发明提供了一种半导体器件和包括半导体器件的半导体封装件。所述半导体器件包括：半导体芯片主体，其包括顶表面上的第一芯片焊盘；钝化膜，其布置在半导体芯片主体上；以及第一再分布层，其布置在钝化膜与半导体芯片主体之间，利用开口暴露出至少部分地与第一芯片焊盘重叠的第一芯片中心焊盘区、连接至第一芯片中心焊盘区的第一再分布中心焊盘区以及通过钝化膜与第一再分布中心焊盘区间隔开的第一边缘焊盘区，其中，第一芯片中心焊盘区的顶表面和第一再分布中心焊盘区的顶表面不布置在相同平面上。

公开(公告)号：CN110707060A

公开(公告)日：2020-01-17

申请号：CN201910276289.2

申请日：2019-04-08

Applicant: 三星电子株式会社

Inventor： 金炅洙 ,  白承德 ,  姜善远 ,  宋昊建 ,  张根豪

IPC: H01L23/48 ,  H01L25/065 ,  H01L25/18 ,  H01L23/31

Abstract: 一种半导体芯片包括：半导体基板、贯通电极、中间焊盘、上焊盘和重布线。半导体基板包括作为有源表面的第一表面和与第一表面相对的第二表面。贯通电极穿透半导体基板并且在半导体基板的中心部分中设置成沿第一方向的至少一列。中间焊盘在第二表面的边缘部分中设置成沿第一方向的至少一列。上焊盘设置在第二表面上并连接到贯通电极。重布线设置在第二表面上并将中间焊盘连接到上焊盘。

公开(公告)号：CN106898603A

公开(公告)日：2017-06-27

申请号：CN201611020249.4

申请日：2016-11-18

Applicant: 三星电子株式会社

Inventor： 金炅洙 ,  姜善远

IPC: H01L25/16 ,  H01L23/538

CPC classification number: H01L25/0652 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/50 ,  H01L24/16 ,  H01L24/17 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0655 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2225/06586 ,  H01L2225/107 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L25/16 ,  H01L23/538

Abstract: 提供了一种高速半导体模块，所述半导体模块包括：模块基底，具有电连接元件；至少一个半导体封装件，设置在模块基底上，所述至少一个半导体封装件包括多个半导体芯片；连接区域，将半导体封装件电连接到模块基底，其中，连接区域包括：第一区域，在半导体封装件的半导体芯片的第一芯片的数据信号端子与模块基底之间电连接；第二区域，在半导体封装件的半导体芯片的第二芯片的数据信号端子与模块基底之间电连接；第三区域，在半导体封装件的第一芯片和第二芯片两者的指令/地址信号端子与模块基底之间电连接，其中，与第三区域相比，第一区域更接近于模块基底的电连接元件。

公开(公告)号：CN102034780B

公开(公告)日：2015-02-04

申请号：CN201010502594.8

申请日：2010-10-08

Applicant: 三星电子株式会社

Inventor： 朴辰遇 ,  安殷彻 ,  申东吉 ,  姜善远 ,  李种昊

IPC: H01L23/488 ,  H01L21/768

CPC classification number: H01L24/06 ,  H01L23/49816 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/12 ,  H01L24/13 ,  H01L2224/02125 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05011 ,  H01L2224/05018 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05556 ,  H01L2224/05558 ,  H01L2224/05569 ,  H01L2224/05572 ,  H01L2224/05655 ,  H01L2224/06051 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13116 ,  H01L2224/1403 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/73204 ,  H01L2924/00013 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00014 ,  H01L2924/0105 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明公开了一种集成电路芯片、具有该芯片的倒装芯片封装和其制造方法。在集成电路(IC)芯片、具有该芯片的倒装芯片封装中，没有设置引线线路，第一电极焊盘不接触IC芯片的焊盘区域的引线线路。因此，第一凸块结构接触第一电极焊盘而不管焊盘区域中的引线线路如何。第二电极焊盘接触IC芯片的伪焊盘区域中的引线线路。因此，伪焊盘区域中的第二凸块结构在与第二电极焊盘下面的引线线路隔开的接触点接触第二电极焊盘的上表面。