数据存储装置和包括该数据存储装置的电子装置

    公开(公告)号:CN106571350B

    公开(公告)日:2021-07-02

    申请号:CN201610849528.5

    申请日:2016-09-23

    Inventor: 金吉洙

    Abstract: 公开了一种数据存储装置和包括该数据存储装置的电子装置。数据存储装置可以包括封装基底和设置在封装基底的顶表面上方的上半导体芯片。至少一个下凸块设置在封装基底的底表面上。下半导体芯片设置在封装基底的底表面上并且与至少一个下凸块分隔开。下半导体芯片比至少一个下凸块薄。

    半导体芯片和包括半导体芯片的半导体封装

    公开(公告)号:CN110364513B

    公开(公告)日:2023-07-04

    申请号:CN201910212737.2

    申请日:2019-03-20

    Abstract: 半导体封装可以包括封装基板、位于封装基板上的第一半导体芯片以及位于第一半导体芯片上的第二半导体芯片。第一半导体芯片包括:芯片基板,包括第一表面和与第一表面相对的第二表面;多个第一芯片焊盘,位于封装基板和芯片基板的第一表面之间,并且将第一半导体芯片电连接到封装基板;多个第二芯片焊盘,设置于芯片基板的第二表面上,并且位于第二半导体芯片与芯片基板的第二表面之间;多个再分布线,位于芯片基板的第二表面上,再分布线电连接至第二半导体芯片;多个接合线,将再分布线电连接至封装基板。

    半导体封装
    6.
    发明公开

    公开(公告)号:CN110581121A

    公开(公告)日:2019-12-17

    申请号:CN201910499196.6

    申请日:2019-06-10

    Inventor: 金吉洙

    Abstract: 一种半导体封装包括:第一半导体封装;所述第一半导体封装上的第二半导体封装;以及所述第一半导体封装与所述第二半导体封装之间的多个连接端子。第一半导体封装可以包括:封装衬底;半导体芯片,位于所述封装衬底上并且具有彼此面对的第一表面和第二表面,所述第一表面邻近所述第二半导体封装;多个连接焊盘,位于所述半导体芯片的第一表面与所述连接端子之间;以及模制层,位于所述封装衬底上并且覆盖所述半导体芯片的侧表面,所述模制层与所述连接端子间隔开。

    半导体芯片和包括半导体芯片的半导体封装

    公开(公告)号:CN110364513A

    公开(公告)日:2019-10-22

    申请号:CN201910212737.2

    申请日:2019-03-20

    Abstract: 半导体封装可以包括封装基板、位于封装基板上的第一半导体芯片以及位于第一半导体芯片上的第二半导体芯片。第一半导体芯片包括:芯片基板,包括第一表面和与第一表面相对的第二表面;多个第一芯片焊盘,位于封装基板和芯片基板的第一表面之间,并且将第一半导体芯片电连接到封装基板;多个第二芯片焊盘,设置于芯片基板的第二表面上,并且位于第二半导体芯片与芯片基板的第二表面之间;多个再分布线,位于芯片基板的第二表面上,再分布线电连接至第二半导体芯片;多个接合线,将再分布线电连接至封装基板。

    包括阶梯式堆叠的芯片的半导体封装件

    公开(公告)号:CN104795386B

    公开(公告)日:2019-08-16

    申请号:CN201510023464.9

    申请日:2015-01-16

    Inventor: 朴彻 金吉洙 李仁

    Abstract: 本发明提供了一种包括阶梯式堆叠的芯片的半导体封装件,该半导体封装件包括:封装衬底;并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件,其中,第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片,其中,所述多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘,其中,所述多个接合焊盘中的至少一些是功能性接合焊盘,并且其中,功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。

    半导体封装
    10.
    发明授权

    公开(公告)号:CN110581121B

    公开(公告)日:2025-03-07

    申请号:CN201910499196.6

    申请日:2019-06-10

    Inventor: 金吉洙

    Abstract: 一种半导体封装包括:第一半导体封装;所述第一半导体封装上的第二半导体封装;以及所述第一半导体封装与所述第二半导体封装之间的多个连接端子。第一半导体封装可以包括:封装衬底;半导体芯片,位于所述封装衬底上并且具有彼此面对的第一表面和第二表面,所述第一表面邻近所述第二半导体封装;多个连接焊盘,位于所述半导体芯片的第一表面与所述连接端子之间;以及模制层,位于所述封装衬底上并且覆盖所述半导体芯片的侧表面,所述模制层与所述连接端子间隔开。

Patent Agency Ranking