公开(公告)号：CN104795386B

公开(公告)日：2019-08-16

申请号：CN201510023464.9

申请日：2015-01-16

Applicant: 三星电子株式会社

Inventor： 朴彻 ,  金吉洙 ,  李仁

IPC: H01L25/065 ,  H01L23/48

Abstract: 本发明提供了一种包括阶梯式堆叠的芯片的半导体封装件，该半导体封装件包括：封装衬底；并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片，其中，所述多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，其中，所述多个接合焊盘中的至少一些是功能性接合焊盘，并且其中，功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。

公开(公告)号：CN110120387B

公开(公告)日：2024-10-15

申请号：CN201910088560.X

申请日：2019-01-29

Applicant: 三星电子株式会社

Inventor： 李晟观 ,  朴彻

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/49

Abstract: 一种半导体封装，包括：包括外部端子在内的衬底；衬底上的第一半导体芯片，具有第一区域和第二区域；第一半导体芯片的第二区域上的至少一个第二半导体芯片，至少一个第二半导体芯片暴露第一半导体芯片的第一区域的顶表面；以及至少一个第二半导体芯片上的至少一个第三半导体芯片，其中，第一半导体芯片包括电连接到至少一个第二半导体芯片的第一焊盘；电连接到至少一个第三半导体芯片的第二焊盘；以及电连接到外部端子的第三焊盘，第一焊盘在第一区域的顶表面上，并且第二焊盘和第三焊盘中的至少一个在第二区域的顶表面上。

公开(公告)号：CN110120387A

公开(公告)日：2019-08-13

申请号：CN201910088560.X

申请日：2019-01-29

Applicant: 三星电子株式会社

Inventor： 李晟观 ,  朴彻

IPC: H01L25/18 ,  H01L23/31 ,  H01L23/49

Abstract: 一种半导体封装，包括：包括外部端子在内的衬底；衬底上的第一半导体芯片，具有第一区域和第二区域；第一半导体芯片的第二区域上的至少一个第二半导体芯片，至少一个第二半导体芯片暴露第一半导体芯片的第一区域的顶表面；以及至少一个第二半导体芯片上的至少一个第三半导体芯片，其中，第一半导体芯片包括电连接到至少一个第二半导体芯片的第一焊盘；电连接到至少一个第三半导体芯片的第二焊盘；以及电连接到外部端子的第三焊盘，第一焊盘在第一区域的顶表面上，并且第二焊盘和第三焊盘中的至少一个在第二区域的顶表面上。

公开(公告)号：CN104795386A

公开(公告)日：2015-07-22

申请号：CN201510023464.9

申请日：2015-01-16

Applicant: 三星电子株式会社

Inventor： 朴彻 ,  金吉洙 ,  李仁

IPC: H01L25/065 ,  H01L23/48

Abstract: 本发明提供了一种包括阶梯式堆叠的芯片的半导体封装件，该半导体封装件包括：封装衬底；并排安装在封装衬底上的第一芯片堆叠件和第二芯片堆叠件，其中，第一芯片堆叠件和第二芯片堆叠件各自包括堆叠在封装衬底上的多个半导体芯片，其中，所述多个半导体芯片中的每一个包括设置在其对应的边缘区上的多个接合焊盘，其中，所述多个接合焊盘中的至少一些是功能性接合焊盘，并且其中，功能性接合焊盘占据的区实质上小于整个所述对应的边缘区。