公开(公告)号：CN108630597A

公开(公告)日：2018-10-09

申请号：CN201810214160.4

申请日：2018-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄彦智 ,  陈育裕

IPC: H01L21/768 ,  H01L21/311

CPC classification number: H01L21/76816 ,  H01L21/0332 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/76829 ,  H01L21/76877 ,  H01L21/76802

Abstract: 本公开涉及半导体元件及用于制造半导体元件的方法。一种用于制造半导体元件的方法包括：形成覆盖半导体元件的元件层的硬掩模层、在硬掩模层上形成心轴底层、以及在心轴底层上形成心轴层。心轴层具有沿第一方向延伸的多条心轴线。在心轴底层中形成在基本垂直于第一方向的第二方向上延伸的多个开口。在心轴底层和心轴层上形成间隔层。间隔层填充心轴底层中的多个开口。去除间隔层的一些部分以暴露心轴底层的上表面和心轴层的上表面，并且去除心轴层。通过使用间隔层的剩余部分作为掩模，去除心轴底层和硬掩模层，以形成具有沿第一方向延伸的第一硬掩模图案线和沿第二方向延伸的第二硬掩模图案线的硬掩模图案。

公开(公告)号：CN108417530A

公开(公告)日：2018-08-17

申请号：CN201810145698.4

申请日：2018-02-12

Applicant: IMEC ,  非营利协会

Inventor： Y·德里西 ,  R·R·h·金 ,  S·拉里维埃 ,  P·拉加万 ,  D·特里夫科维奇

IPC: H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/0337 ,  H01L21/76811 ,  H01L21/76813 ,  H01L21/76816 ,  H01L21/76843 ,  H01L21/76897 ,  H01L23/5226 ,  H01L21/76838

Abstract: 根据本发明概念的一个方面，提供了一种用于形成导电路径和通道的方法，所述方法包括：在安置在下部金属化层次之上的电介质层之上形成硬掩模层，在硬掩模层中形成包括沟道的图案，在所述硬掩模层之上形成第二掩模层，在第二掩模层中形成开口，通过穿过开口进行蚀刻，在所述块部分的相对侧上形成第一和第二孔，移除所述第二掩模层，将所述硬掩模的图案转移到电介质层中,移除所述硬掩模层，以及用导电材料填充经加深的第一和第二孔及沟道。

公开(公告)号：CN104600023B

公开(公告)日：2018-08-07

申请号：CN201410373394.5

申请日：2014-07-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢铭峰 ,  曾文弘 ,  谢弘璋

IPC: H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28141 ,  H01L21/31055 ,  H01L21/3212 ,  H01L21/4763 ,  H01L21/76816 ,  H01L21/76819 ,  H01L21/76831 ,  H01L21/76834 ,  H01L21/7684 ,  H01L21/76846 ,  H01L21/76852 ,  H01L21/76861 ,  H01L21/76865 ,  H01L21/76879 ,  H01L21/7688 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L21/823878 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/41725 ,  H01L29/41766 ,  H01L29/41775 ,  H01L29/42372 ,  H01L29/435 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66484 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了种制造半导体集成电路(IC)的方法。提供了第导电部件和第二导电部件。在第导电部件上形成第硬掩模(HM)。在第和第二导电部件上方形成图案化的介电层,第开口暴露第二导电部件。在第开口中形成第金属插塞以与第导电部件接触。在第金属插塞上形成第二HM,并且在衬底上方形成另个图案化的介电层,第二开口暴露出第金属插塞与第导电部件的子集。在第二开口中形成第二金属插塞。

公开(公告)号：CN105185784B

公开(公告)日：2018-07-20

申请号：CN201510684447.X

申请日：2010-12-20

Applicant: 三星电子株式会社

Inventor： 沈载株 ,  金汉洙 ,  赵源锡 ,  张在薰 ,  曹雨辰

IPC: H01L27/11551 ,  H01L27/11578

CPC classification number: H01L23/3157 ,  H01L21/76816 ,  H01L23/291 ,  H01L23/528 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11551 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种三维半导体器件。该三维半导体器件可包括：模结构，具有间隙区；以及互连结构，包括设置在间隙区中的多个互连图案。该模结构可包括限定互连图案的上表面和下表面的层间模以及限定低于层间模的互连图案的侧壁的侧壁模。

公开(公告)号：CN104835780B

公开(公告)日：2018-07-17

申请号：CN201410332555.6

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建宏 ,  刘胜杰 ,  陈禾秉 ,  吴文朗 ,  崔成章

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/48

CPC classification number: H01L29/66795 ,  H01L21/02063 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/32134 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76816 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7851

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括衬底和金属栅极。金属栅极包括金属填充层并设置在衬底上方。半导体结构还包括金属填充层上方的介电材料并且将金属填充层与导电线路间隔开。导电线路位于介电材料上方。半导体结构还包括纵向延伸穿过介电材料并且沿着横向方向终止于金属填充层内部的横向侵蚀部的导电塞。横向方向基本垂直于导电塞的纵向方向。

公开(公告)号：CN103681473B

公开(公告)日：2018-06-05

申请号：CN201310410597.2

申请日：2013-09-11

Applicant: 恩智浦美国有限公司

Inventor： M·B·文森特 ,  龚志伟(托尼) ,  S·M·海斯 ,  D·米切尔

IPC: H01L21/768 ,  H01L23/485

CPC classification number: H01L21/76816 ,  H01L21/76814 ,  H01L23/485 ,  H01L23/525 ,  H01L23/528 ,  H01L24/19 ,  H01L24/96 ,  H01L2224/0231 ,  H01L2224/02375 ,  H01L2224/04105 ,  H01L2924/12042 ,  H01L2924/00

Abstract: 本发明涉及具有沟槽通路的微电子封装及其制造方法。本发明提供包括至少一个沟槽通路(76)的微电子封装(50)的实施例，以及用于制造这样的微电子封装的方法的实施例。在一个实施例中，该方法包括在具有多个接触垫(58、60)的第一微电子器件(52)之上沉积介电层(74)的步骤，所述多个接触垫(58、60)被所述介电层覆盖。沟槽通路被形成于所述介电层内以通过所述沟槽通路暴露所述多个接触垫。所述沟槽通路被形成为包括在其中具有多个凹部的相对的细圆齿状侧壁(78)。然后，通过所述沟槽通路暴露出来的所述多个接触垫被溅射蚀刻。多个互连线(96)在所述介电层上形成，所述多个互连线的每一个电耦合到所述多个接触垫中的不同的一个。

公开(公告)号：CN108012561A

公开(公告)日：2018-05-08

申请号：CN201580080204.3

申请日：2015-06-22

Applicant: 英特尔公司

Inventor： R·L·布里斯托尔 ,  J·M·布莱克韦尔 ,  R·胡拉尼

IPC: H01L21/02 ,  H01L21/768

CPC classification number: H01L21/76816 ,  H01L21/02126 ,  H01L21/02211 ,  H01L21/02282 ,  H01L21/02304 ,  H01L21/0335 ,  H01L21/76801 ,  H01L21/76808 ,  H01L21/76897 ,  H01L2224/16225

Abstract: 说明了用于后端工艺(BEOL)互连件的借助使用自底向上交联的电介质的图像色调反转。在示例中，一种包括金属化层的半导体结构，包括衬底上方的层间电介质(ILD)层中的多个沟槽。预催化剂层在多个沟槽中的一个或多个沟槽(但不是全部沟槽)的侧壁上。电介质材料的交联部分在多个沟槽中的一个或多个沟槽中靠近预催化剂层。导电结构在沟槽中的剩余沟槽中。

公开(公告)号：CN107980173A

公开(公告)日：2018-05-01

申请号：CN201680047973.8

申请日：2016-07-26

Applicant: 英特尔公司

Inventor： S·S·S·维古纳塔 ,  G·达马尔拉 ,  J·周

IPC: H01L27/11582 ,  H01L21/768 ,  H01L27/11573 ,  H01L21/3213 ,  H01L27/1157 ,  H01L21/311 ,  G06F3/06

CPC classification number: H01L27/11582 ,  G06F3/0604 ,  G06F3/0659 ,  G06F3/0679 ,  G06F12/00 ,  H01L21/31111 ,  H01L21/32133 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/7682 ,  H01L21/76837 ,  H01L27/1157 ,  H01L27/11573

Abstract: 描述了一种具有阵列区域和周边区域的三维存储器器件。所述阵列区域具有存储单元的三维堆叠体。所述周边区域具有从所述存储单元的三维堆叠体上方延伸到所述存储单元的三维堆叠体下方的接触部。所述周边区域大体上没有所述存储单元的三维堆叠体的导电和/或半导电层。

公开(公告)号：CN107924922A

公开(公告)日：2018-04-17

申请号：CN201680048780.4

申请日：2016-07-20

Applicant: 英特尔公司

Inventor： G.A.哈勒 ,  J.刘

IPC: H01L27/11551 ,  H01L27/11582 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11575 ,  H01L23/528 ,  H01L23/532 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L27/11551 ,  H01L21/76816 ,  H01L21/76834 ,  H01L21/76889 ,  H01L23/528 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582

Abstract: 本公开的实施例针对用于向形成3D存储器阵列的阶梯结构的字线提供蚀刻停止件的技术。在一个实施例中，装置可以包括具有设置在管芯中的阶梯结构中的多个字线的3D存储器阵列。字线可以包括硅化物层和间隔件，该间隔件被设置成围绕字线的端部邻接硅化物层。硅化物层和间隔件可以为字线接触结构形成字线的蚀刻停止件，以响应于字线接触结构在蚀刻停止件上的沉积来将字线与存储器阵列电连接。蚀刻停止件可以被配置为防止字线接触结构与阶梯结构的相邻字线的物理或电接触，以便避免不希望的短路。其他实施例可以被描述和/或被要求保护。

公开(公告)号：CN107863324A

公开(公告)日：2018-03-30

申请号：CN201710860025.2

申请日：2017-09-21

Applicant: 格芯公司

Inventor： 杰森·伊葛尼·史蒂芬 ,  古拉密·波奇

IPC: H01L21/8244 ,  H01L27/02

CPC classification number: H01L21/76816 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11

Abstract: 本发明涉及在金属线的阵列的非心轴线中形成自对准切口的设备及方法，其中，一种方法包括提供在介电质堆栈上方分别布置有第一硬掩模层、第二硬掩模层及心轴层的结构。将心轴阵列图型化到该心轴层内。将伽马沟槽图型化到该第二硬掩模层内及该心轴之间。在该伽马沟槽的侧壁上形成自对准的内间隔物，该内间隔物形成图案的一部分。将该图案蚀刻到介电质堆栈内，以形成顺着Y方向延展、并且顺着垂直X方向自对准的交替心轴与非心轴金属线阵列。该图案由该内间隔物所形成的部分用于在非心轴线中形成一对非心轴线切口。该非心轴线切口顺着该Y方向自对准。