-
公开(公告)号：CN102457253B
公开(公告)日：2015-01-07
申请号：CN201110314833.1
申请日：2011-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K3/3565
CPC classification number: H03K3/356121
Abstract: 本发明公开了一种触发器电路，其包括：在接收的时钟信号为低时输出高的充电信号的预充电电路；产生延迟时钟输入控制信号的延迟时钟输入电路，其中延迟时钟输入控制信号在时钟信号为高时具有与输入信号相同的值；一旦接收到充电信号和延迟时钟输入控制信号即产生电荷保持信号的电荷保持电路，其中该电荷保持信号在时钟信号为低时等于充电信号并且在时钟信号为高时等于延迟时钟输入控制信号；接收充电保持信号和时钟信号并产生反相电荷保持信号的分离器电路；被配置为接收反相电荷保持信号、当前状态信号和反相当前状态信号并产生当前状态信号和反相当前状态信号的存储电路。
-
公开(公告)号：CN101770802B
公开(公告)日：2013-04-03
申请号：CN200910177850.8
申请日：2009-09-28
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/065 , G11C11/412
Abstract: 一种用来判断存储单元状态的检测电路，包括灵敏放大器。灵敏放大器包括不均衡交叉耦合锁存器、其沟道耦合到位线BL与第一输出节点之间的第一栅极FET以及其沟道耦合到BLB与第二输出节点之间的第二栅极FET。不均衡交叉耦合锁存器被包括位于第一输出节点与连接到电接地的使能FET之间的第一下拉FET，以及位于第二输出节点与使能FET之间的第二下拉FET。第二下拉FET与第二栅极FET的沟道宽度大于第一下拉FET的沟道宽度与第一栅极FET的沟道宽度，从而增强对连接到灵敏放大器的存储单元中保存的1和0的检测能力。
-
公开(公告)号：CN101770806B
公开(公告)日：2013-03-27
申请号：CN200910203611.5
申请日：2009-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413 , G11C7/00
CPC classification number: G11C7/18 , G11C7/1012 , G11C7/1051 , G11C7/1069 , G11C7/1078 , G11C7/1096 , G11C11/413
Abstract: 一种静态随机存取存储器(SRAM)电路结构，包括：一对互补的全局位线，和一对互补的局部位线。全局读/写电路连接到全局位线对，写操作中，被配置以将小摆幅信号写入到全局位线对。SRAM电路还包括第一多路复用器和第二多路复用器，每个多路复用器都具有第一输入和第二输入。第一多路复用器的第一输入和第二多路复用器的第一输入连接到全局位线对的不同位线上。灵敏放大器包括连接到第一多路复用器的输出的第一输入，和连接到第二多路复用器的输出的第二输入。灵敏放大器被设置以将小摆幅信号放大为全摆幅信号，然后在写操作中输出全摆幅信号到局部位线对。
-
公开(公告)号：CN101807165B
公开(公告)日：2012-07-04
申请号：CN201010002811.7
申请日：2010-01-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈彝梓
CPC classification number: G06F12/0895 , G06F11/073 , G06F11/0751 , G06F11/1064 , Y02D10/13
Abstract: 本发明提供了一种用于快速检测缓存命中的系统和方法，用于具有错误校正/检测能力的存储系统。用于确定存储地址的当前缓存状态的电路包括连接至缓冲存储器的错误检测单元、连接至缓冲存储器的比较单元、连接至比较单元的结果单元以及连接至结果单元和错误检测单元的选择单元。错误检测单元计算出现在存储于缓冲存储器中的数据中的错误的标识符，其中，数据与存储地址相关。比较单元将数据与存储地址的一部分进行比较，结果单元基于比较计算一组可能的当前缓存状态，以及选择单元基于标识符从该组可能的高速缓存中状态当前缓存状态选择高速缓存中状态当前缓存状态。
-
公开(公告)号：CN101826840A
公开(公告)日：2010-09-08
申请号：CN201010106534.4
申请日：2010-01-28
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈彝梓
IPC: H03B5/20 , H03K3/011 , H03K3/0231
Abstract: 本发明公开了与处理变化无关的VDD独立振荡器，包括：正电源节点，用于提供正电源电压；以及恒定电流源，提供第一恒定电流并耦合至正电源节点。第一恒定电流与正电源节点无关。该振荡器还包括：充电电流源，被配置为提供第二恒定电流以给电容器充电，其中，第二恒定电流是第一恒定电流的镜像。该振荡器还包括：恒定电流源反相器，具有作为第一恒定电流的镜像的第三恒定电流。恒定电流源反相器被配置为将振荡器控制到处于恒定状态转变电压的转变状态。
-
Patent Agency Ranking
公开(公告)号：CN113205845A
公开(公告)日：2021-08-03
申请号：CN202110109714.6
申请日：2021-01-27
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
Abstract: 一种存储器器件，包含存储单元阵列以及可操作地耦合到存储阵列的多个外围电路。电力控制电路可配置成单独地控制对多个外围电路和存储单元阵列中的每一个的电力施加。跨不同电力域插入开关器件以针对连接到不同电力域的外围电路实现相同顺序唤醒路径可减小峰值电流。
-
公开(公告)号：CN106560895B
公开(公告)日：2019-12-10
申请号：CN201610750177.2
申请日：2016-08-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G06F17/50
Abstract: 存储器器件包括：用于控制存储器器件的读操作或写操作的跟踪控制电路。跟踪控制电路包括多个跟踪单元，其中，跟踪单元的时序特性仿真位单元在存储器器件的写操作或读操作期间的时序特性。存储器器件还包括：用于配置跟踪控制电路的跟踪单元的数量的至少两条参考字线；和配置为激活至少两条参考字线中的一条或多条的选择电路。本发明的实施例还提供了能够在多种低压下工作而不降低性能的SRAM器件及其方法。
-
公开(公告)号：CN102347065A
公开(公告)日：2012-02-08
申请号：CN201110034692.8
申请日：2011-01-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/4063 , G11C11/4091 , G11C11/4097
CPC classification number: G11C11/4097 , G11C5/063
Abstract: 本发明揭露一种集成电路、装置及其制造方法。此集成电路包含存储阵列电路，此存储阵列电路具有数条位线，这些位线是以一共享布局间隙高度来耦接至数条位存储单元列。此存储阵列电路包含数个次阵列、数条多重分开位线以及感应放大器。在制造方法中，首先提供存储阵列。接着，将存储阵列中的位存储单元列分为m个区段。然后，将m条分开位线耦接至m个区段，以从位存储单元的选定一者接收数据。接着，将多重输入感应放大器耦接至m条分开位线。然后，在多重输入感应放大器中侦测从选定存储单元而来的数据，并从多重输入感应放大器输出全域位线信号。
-
公开(公告)号：CN102346711A
公开(公告)日：2012-02-08
申请号：CN201010538321.9
申请日：2010-11-03
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F12/02
CPC classification number: G06F12/0875 , G06F11/1064 , H03M13/098
Abstract: 本发明提供一种内存组件以及制造内存的方法。内存组件包含卷标高速缓存阵列；配置以接收地址，并计算与输出前同位性(Pre-Parity)位的前同位性检查单元，其中前同位性位是从地址的所有位计算而得。配置比较器以比较由卷标高速缓存阵列读取的卷标与上述地址，并输出读取命中位。当卷标与地址相同时，读取命中位为真，而当卷标与地址不同时，则读取命中位为否。上述组件还包含简化的同位性检查单元，其是配置以接收并执行操作于前同位性位、读取命中位以及来自于卷标高速缓存阵列的一同位性位之上，借以输出读取同位性位。
-
公开(公告)号：CN101770806A
公开(公告)日：2010-07-07
申请号：CN200910203611.5
申请日：2009-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41 , G11C11/413 , G11C7/00
CPC classification number: G11C7/18 , G11C7/1012 , G11C7/1051 , G11C7/1069 , G11C7/1078 , G11C7/1096 , G11C11/413
Abstract: 一种静态随机存取存储器(SRAM)电路结构，包括：一对互补的全局位线，和一对互补的局部位线。全局读/写电路连接到全局位线对，写操作中，被配置以将小摆幅信号写入到全局位线对。SRAM电路还包括第一多路复用器和第二多路复用器，每个多路复用器都具有第一输入和第二输入。第一多路复用器的第一输入和第二多路复用器的第一输入连接到全局位线对的不同位线上。灵敏放大器包括连接到第一多路复用器的输出的第一输入，和连接到第二多路复用器的输出的第二输入。灵敏放大器被设置以将小摆幅信号放大为全摆幅信号，然后在写操作中输出全摆幅信号到局部位线对。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.029 seconds)
