公开(公告)号：CN107452601B

公开(公告)日：2020-12-11

申请号：CN201710315517.3

申请日：2017-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪继正 ,  陈俊光 ,  陈德芳 ,  林纬良 ,  沈育佃

IPC: H01L21/033

Abstract: 描述了图案化器件层的示例性方法，包括图案化保护层和在第一图案化层中形成第一开口以暴露出保护层的第一部分和硬掩模层的第一部分的操作，然后保护层的第一部分和硬掩模层的第一部分暴露于第一蚀刻以在硬掩模层的第一部分中形成第一开口。在第二图案化层中形成第二开口以暴露出保护层的第二部分和硬掩模层的第二部分。保护层的第二部分和硬掩模层的第二部分暴露于蚀刻以在硬掩模层的第二部分中形成第二开口。然后，穿过第一开口和第二开口蚀刻器件层的暴露部分。本发明实施例涉及半导体器件制造工艺中改善临界尺寸均匀性的方法。

公开(公告)号：CN109786226A

公开(公告)日：2019-05-21

申请号：CN201811360328.9

申请日：2018-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄世钧 ,  陈秋翔 ,  叶雅雯 ,  沈育佃 ,  张博钦 ,  赖建文 ,  林纬良 ,  张雅惠 ,  严永松 ,  林立德 ,  林斌彦 ,  刘如淦 ,  林进祥

IPC: H01L21/027 ,  H01L21/033

Abstract: 半导体装置的形成方法包括以光刻与蚀刻步骤形成第一硬遮罩于基板上的下方层上；形成多个侧壁间隔物图案，其具有第一侧壁部分与第二侧壁部分于第一硬遮罩的两侧侧壁上；蚀刻第一侧壁部分、蚀刻第一硬遮罩、与保留第二侧壁部分以桥接蚀刻的第一硬遮罩的间隙；以及采用第二硬遮罩，并对下方层进行工艺。

公开(公告)号：CN108231549A

公开(公告)日：2018-06-29

申请号：CN201710673891.0

申请日：2017-08-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  林纬良 ,  张雅惠 ,  严永松 ,  洪继正 ,  王建惟 ,  刘如淦 ,  陈燕铭 ,  林进祥 ,  陈桂顺 ,  龙元祥 ,  丁致远 ,  张庆裕

IPC: H01L21/027 ,  H01L21/033

CPC classification number: H01L21/26586 ,  H01L21/0337 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/0274

Abstract: 一种半导体制造方法，包括：提供基板，且于基板上提供图案层；于图案层中形成孔洞；沿着第一方向施加第一定向蚀刻至孔洞的内侧壁；以及沿着第二方向施加第二定向蚀刻至孔洞的内侧壁，其中第二方向与第一方向不同。

公开(公告)号：CN115527841A

公开(公告)日：2022-12-27

申请号：CN202210683784.7

申请日：2022-06-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈佳政 ,  吴濬宏 ,  陈亮吟 ,  张惠政 ,  杨育佳 ,  张钧彦 ,  杨智凯 ,  沈育佃 ,  张雅惠

IPC: H01L21/033 ,  H01L21/3213

Abstract: 提供一种形成半导体装置的方法。在一些实施例中，方法包括形成靶层在半导体基板上方、形成富碳硬遮蔽层在靶层上方，通过蚀刻工艺图案化数个特征在富碳硬遮蔽层中、对被图案化在富碳硬遮蔽层中的这些特征执行定向离子束修整工艺、以及使用富碳硬遮蔽层作为遮罩来图案化靶层。

公开(公告)号：CN114334615A

公开(公告)日：2022-04-12

申请号：CN202111106915.7

申请日：2021-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨智凯 ,  沈育佃 ,  张湘明 ,  张钧彦 ,  张雅惠 ,  简薇庭 ,  陈佳政 ,  陈亮吟

IPC: H01L21/027 ,  H01L21/67

Abstract: 本公开涉及用于多步骤定向图案化的系统和方法。一种半导体工艺系统包括被配置为轰击晶圆上的光致抗蚀剂结构的离子源。该半导体工艺系统通过在具有不同特性的多个不同离子轰击步骤中用离子轰击光致抗蚀剂结构，来减小光致抗蚀剂结构的宽度。

公开(公告)号：CN112578642A

公开(公告)日：2021-03-30

申请号：CN202010009130.7

申请日：2020-01-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘如淦 ,  张惠政 ,  陈佳政 ,  谢志宏 ,  陈亮吟 ,  孙书辉 ,  林纬良 ,  张雅惠 ,  苏怡年 ,  严永松 ,  张家峰 ,  叶雅雯 ,  沈育佃

IPC: G03F7/20

Abstract: 本公开涉及制造半导体器件的方法。在一种形成图案的方法中，在底层上方形成光致抗蚀剂层，将光致抗蚀剂层曝光于承载图案信息的光化辐射，对经曝光的光致抗蚀剂层进行显影以形成经显影的抗蚀剂图案，将定向蚀刻操作应用于经显影的抗蚀剂图案以形成经修整的抗蚀剂图案，以及使用经修整的抗蚀剂图案作为蚀刻掩模来对底层进行图案化。

公开(公告)号：CN110660661A

公开(公告)日：2020-01-07

申请号：CN201910572254.3

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶雅雯 ,  沈育佃 ,  黄世钧 ,  张博钦 ,  林纬良 ,  严永松 ,  吴伟豪 ,  林立德 ,  林斌彦 ,  刘如淦

IPC: H01L21/306 ,  H01L21/66

Abstract: 一种半导体元件制造方法，在基板之上形成底层结构。在底层结构之上形成薄膜。测量薄膜的表面形貌，并将表面形貌存储为形貌数据。使用方向性蚀刻执行局部蚀刻，并扫描基板，使得薄膜的整个表面承受方向性蚀刻。根据形貌数据调整方向性蚀刻的电浆束强度。

公开(公告)号：CN109427552A

公开(公告)日：2019-03-05

申请号：CN201711131821.9

申请日：2017-11-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈育佃 ,  叶雅雯 ,  林纬良 ,  张雅惠 ,  严永松 ,  吴伟豪 ,  林立德 ,  刘如淦 ,  陈桂顺

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开一些实施例提供半导体装置的形成方法，包括提供基板以及基板上的图案化层，其中基板包含多个结构以接受处理制程；形成至少一开口于图案化层中，其中结构部分地露出于至少一开口中；进行方向性蚀刻，使至少一开口于第一方向中的尺寸扩大，以形成至少一扩大的开口；以及经由至少一扩大的开口对结构进行处理制程。

公开(公告)号：CN107452601A

公开(公告)日：2017-12-08

申请号：CN201710315517.3

申请日：2017-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪继正 ,  陈俊光 ,  陈德芳 ,  林纬良 ,  沈育佃

IPC: H01L21/033

Abstract: 描述了图案化器件层的示例性方法，包括图案化保护层和在第一图案化层中形成第一开口以暴露出保护层的第一部分和硬掩模层的第一部分的操作，然后保护层的第一部分和硬掩模层的第一部分暴露于第一蚀刻以在硬掩模层的第一部分中形成第一开口。在第二图案化层中形成第二开口以暴露出保护层的第二部分和硬掩模层的第二部分。保护层的第二部分和硬掩模层的第二部分暴露于蚀刻以在硬掩模层的第二部分中形成第二开口。然后，穿过第一开口和第二开口蚀刻器件层的暴露部分。本发明实施例涉及半导体器件制造工艺中改善临界尺寸均匀性的方法。

公开(公告)号：CN222564256U

公开(公告)日：2025-03-04

申请号：CN202421075311.X

申请日：2024-05-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王信智 ,  沈育佃 ,  张育祯

IPC: H10D84/85 ,  H10D64/20

Abstract: 一种集成电路包括互补晶体管、第一源极/漏极接触、第二源极/漏极接触与互连结构。互补晶体管包括具有第一源极/漏极区的第一晶体管与具有第二源极/漏极区的第二晶体管。第二晶体管在垂直方向上位于第一晶体管上方。第二晶体管在垂直于垂直方向的第一方向上与第一晶体管偏移。第一源极/漏极接触电性耦接至第一源极/漏极区，第二源极/漏极接触电性耦接至第二源极/漏极区。互连结构电性耦接至第一源极/漏极接触与第二源极/漏极接触，互连结构包括倾斜部分，倾斜部分从垂直方向以偏移角度从第一源极/漏极接触延伸到第二源极/漏极接触。本揭露的一些实施例用以简化工艺流程并降低成本。