-
公开(公告)号：CN118335613A
公开(公告)日：2024-07-12
申请号：CN202410214340.8
申请日：2024-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 公开一种半导体装置的制造方法。此半导体装置的制造方法包含：暴露晶体管的导电通道的一个或多个表面；以第一高介电系数介电层覆盖一个或多个表面；以第二高介电系数介电层覆盖第一高介电系数介电层；在第二高介电系数介电层的上方沉积含钌层；以及以不大于临界值的温度执行第一退火制程，以将多个氧空缺从至少第一高介电系数介电层移除。
-
公开(公告)号：CN115528093A
公开(公告)日：2022-12-27
申请号：CN202210881161.0
申请日：2022-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/8238
Abstract: 公开了一种具有不同栅极结构配置的半导体装置及其制造方法。半导体装置的制造方法包含在基底上形成鳍结构，在鳍结构上形成栅极开口，在鳍结构上形成界面氧化物层，在界面氧化物层上形成第一介电层，在界面氧化物层和第一介电层之间形成偶极层，在第一介电层上形成第二介电层，在第二介电层上形成功函数金属(WFM)层，以及在WFM层上形成栅极金属填充层。偶极层包含彼此不同的第一和第二金属的离子。第一和第二金属的电负值大于第一介电层的金属或半导体的电负值。
-
公开(公告)号：CN115440803A
公开(公告)日：2022-12-06
申请号：CN202210797685.1
申请日：2022-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 公开了一种具有不同栅极结构配置的半导体器件及其制造方法。半导体器件包括第一栅极结构和第二栅极结构。第一栅极结构包括第一界面氧化物(IO)层、设置在第一界面氧化物层上的第一高K(HK)介电层、以及设置在第一IO层与第一HK介电层之间的界面处的第一偶极子层。HK介电层包括稀土金属掺杂剂或碱金属掺杂剂。第二栅极结构包括第二IO层、设置在第二IO层上的第二HK介电层、以及设置在第二IO层与第二HK介电层之间的界面处的第二偶极子层。第二HK介电层包括过渡金属掺杂剂和稀土金属掺杂剂或碱金属掺杂剂。
-
公开(公告)号：CN112103183A
公开(公告)日：2020-12-18
申请号：CN202010041094.2
申请日：2020-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 形成集成电路器件的方法包括提供沟道区域并且在沟道区域上生长氧化物层。生长氧化物层包括引入提供氧的第一源气体和引入提供氢的第二源气体。第二源气体与第一源气体不同。生长氧化物层通过将氧结合至沟道区域的半导体元素以形成氧化物层并且将氢结合至沟道区域的半导体元素以形成半导体氢化物副产物来生长。可以在氧化物层上方形成栅极介电层和栅电极。本发明的实施例还涉及集成电路器件。
-
公开(公告)号：CN106992155A
公开(公告)日：2017-07-28
申请号：CN201611217271.8
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L21/28
CPC classification number: H01L21/823842 , H01L21/82345 , H01L27/092 , H01L29/0847 , H01L29/165 , H01L29/4966 , H01L29/518 , H01L29/7848 , H01L21/8238 , H01L21/28
Abstract: 本发明的实施例涉及具有直接设置在高k介电层上的功函数金属层的集成电路及相关的形成方法。在一些实施例中，通过在高k介电层上直接形成第一功函数金属层来形成集成电路。然后，图案化第一功函数金属层以留在第一器件区的第一栅极区内以及在第二器件区的第二栅极区内被去除。因此，使用高k介电层作为蚀刻停止层，直接在高k介电层上图案化第一功函数金属层，并且改进了图案化窗口。
-
Patent Agency Ranking
公开(公告)号：CN111243958B
公开(公告)日：2023-08-22
申请号：CN201911180066.2
申请日：2019-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种半导体结构包括：衬底，包括第一区域和第二区域；第一沟道层，设置在第一区域中；第二沟道层，设置在第二区域中；第一介电层，设置在第一沟道层上；第二介电层，设置在第二沟道层上；第一栅电极，设置在第一介电层上；第二栅电极，设置在第二介电层上。第一区域中的第一沟道层包括第一Ge浓度的Ge化合物，第二区域中的第二沟道层包括第二Ge浓度的Ge化合物。第一沟道层中的第一Ge浓度大于第二沟道层中的第二Ge浓度。本发明的实施例涉及形成介电层的方法、形成半导体结构的方法。
-
公开(公告)号：CN115360143A
公开(公告)日：2022-11-18
申请号：CN202210344564.1
申请日：2022-04-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件中的栅极结构及其形成方法。一种方法，包括去除第一虚设栅极堆叠和第二虚设栅极堆叠以形成第一沟槽和第二沟槽。所述第一虚设栅极堆叠和所述第二虚设栅极堆叠分别位于第一器件区和第二器件区。所述方法还包括沉积分别延伸到所述第一沟槽和所述第二沟槽中的第一栅极电介质层和第二栅极电介质层；形成含氟层，所述含氟层包括在所述第一栅极电介质层之上的第一部分和在所述第二栅极电介质层之上的第二部分；去除所述含氟层的第二部分；执行退火工艺以将所述含氟层的第一部分中的氟扩散到所述第一栅极电介质层中；和在所述退火工艺之后，分别在所述第一栅极电介质层和所述第二栅极电介质层之上形成第一功函数层和第二功函数层。
-
公开(公告)号：CN115064490A
公开(公告)日：2022-09-16
申请号：CN202210429831.5
申请日：2022-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置结构，包括第一源极/漏极外延结构，形成于基板上；第二源极/漏极外延结构，形成于基板上；两个或更多个半导体层，位于第一源极/漏极外延结构与第二源极/漏极外延结构之间；栅极层，围绕半导体层之一的一部分；第一介电区，位于基板中并接触第一源极/漏极外延结构的第一侧；以及第二介电区，位于基板中并接触第二源极/漏极外延结构的第一侧，且第二介电区与第一介电区隔有基板。
-
公开(公告)号：CN111261516A
公开(公告)日：2020-06-09
申请号：CN201911215739.3
申请日：2019-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , B82Y10/00
Abstract: 一种半导体配置的形成方法，包括形成鳍片。执行扩散制程将第一掺质扩散至鳍片的通道区中。在第一掺质扩散至鳍片的通道区中之后，形成第一栅极电极于鳍片的通道区上。
-
公开(公告)号：CN103943487B
公开(公告)日：2017-03-01
申请号：CN201310150945.7
申请日：2013-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/304 , H01L21/306 , H01L21/3105
CPC classification number: H01L29/66666 , H01L29/66795
Abstract: 公开了半导体区的生长中的化学机械抛光。一种方法包括执行第一平坦化步骤以去除半导体区位于隔离区上方的部分。第一平坦化步骤具有第一选择性，第一选择性是半导体区的第一去除速率与隔离区的第二去除速率的比值。在暴露隔离区之后，对隔离区和半导体区位于隔离区之间的一部分执行第二平坦化步骤。第二平坦化步骤具有低于第一选择性的第二选择性，第二选择性是半导体区的该部分的第三去除速率与隔离区的第四去除速率的比值。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.028 seconds)
