半导体封装件
    11.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN119562529A

    公开(公告)日:2025-03-04

    申请号:CN202411662244.6

    申请日:2022-07-25

    Abstract: 提供了一种半导体封装件。所述半导体封装件包括直接结合在一起的第一半导体芯片和第二半导体芯片,其中,第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫、第一钝化膜、第一层间绝缘膜、连接垫开口、测试垫开口、第一前侧结合垫以及第一后侧结合垫,其中,第二半导体芯片包括第二半导体基底,顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫,第一半导体芯片与第二半导体芯片之间没有任何间隙,并且第一测试垫不电连接到第二半导体芯片。

    半导体装置
    12.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN118507452A

    公开(公告)日:2024-08-16

    申请号:CN202410173761.0

    申请日:2024-02-07

    Abstract: 提供了一种半导体装置。所述半导体装置包括第一基底结构和堆叠在第一基底结构上的第二基底结构。第一基底结构包括:多个第一键合垫,在第一基底的第一管芯区域中;第一钝化层,在第一基底上,并且暴露第一键合垫;以及多个第一虚设图案,在第一划片区域中位于第一钝化层中。第二基底结构包括:多个第二键合垫,在第二基底的第二管芯区域中;第二钝化层,在第二基底上并暴露第二键合垫;以及多个第二虚设图案,在第二划片区域中位于第二钝化层中。第一键合垫和第二键合垫彼此直接键合。

    晶片到晶片接合结构
    14.
    发明授权

    公开(公告)号:CN107492538B

    公开(公告)日:2022-12-06

    申请号:CN201710431549.X

    申请日:2017-06-09

    Abstract: 本发明公开了一种晶片到晶片接合结构,该晶片到晶片接合结构包括:第一晶片,包括在第一绝缘层中的第一导电焊垫和围绕第一导电焊垫的下表面和侧表面的第一阻挡层;第二晶片,包括在第二绝缘层中的第二导电焊垫和围绕第二导电焊垫的下表面和侧表面的第二阻挡层,第二晶片在反转之后接合到第一晶片使得第二绝缘层接合到第一绝缘层并且第二导电焊垫的上表面的至少一部分部分地或完全地接合到第一导电焊垫的上表面的至少一部分;以及第三阻挡层,在第一晶片和第二晶片之间的在该处第一导电焊垫和第二导电焊垫未彼此接合的部分中。

    制造基板结构的方法
    15.
    发明公开

    公开(公告)号:CN108389793A

    公开(公告)日:2018-08-10

    申请号:CN201810093986.X

    申请日:2018-01-31

    Abstract: 一种制造基板结构的方法包括:提供在第一表面上包括第一器件区域的第一基板;提供在第二表面上包括第二器件区域的第二基板,使得第一器件区域的宽度大于第二器件区域的宽度;以及接合第一基板和第二基板,使得第一器件区域和第二器件区域彼此面对并且彼此电连接。

    制作衬底结构的方法
    16.
    发明公开

    公开(公告)号:CN108074797A

    公开(公告)日:2018-05-25

    申请号:CN201711107811.1

    申请日:2017-11-10

    Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括:提供第一衬底,所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区;提供第二衬底,所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区;对所述第一衬底与所述第二衬底进行结合,以对所述第一装置区与所述第二装置区进行电连接;以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。

    半导体器件
    17.
    发明授权

    公开(公告)号:CN113745184B

    公开(公告)日:2025-04-18

    申请号:CN202110591093.X

    申请日:2021-05-28

    Abstract: 本发明提供一种半导体器件,该半导体器件包括:衬底,具有其上设置有有源区的第一表面和与第一表面相反的第二表面;掩埋导线,在一个方向上延伸并具有被掩埋在有源区中的部分;覆盖掩埋导线的绝缘部分;设置在绝缘部分上并连接到掩埋导线的接触结构;从第二表面延伸到绝缘部分并暴露掩埋导线的掩埋部分的贯穿孔;设置在掩埋导线的侧表面上并暴露掩埋部分的底表面和与底表面相邻的侧表面的绝缘隔离膜;接触掩埋导线的底表面和相邻的侧表面的贯穿通路;围绕贯穿通路的绝缘衬层。

    半导体器件及其制造方法
    18.
    发明公开

    公开(公告)号:CN117457609A

    公开(公告)日:2024-01-26

    申请号:CN202310349144.7

    申请日:2023-03-31

    Abstract: 一种半导体器件可以包括:下结构,包括第一衬底、第一衬底上的第一焊盘、以及包围第一焊盘的第一绝缘层;以及上结构,包括第二衬底、第二衬底上的第二焊盘、以及包围第二焊盘的第二绝缘层。第一焊盘和第二焊盘中的每一个可以包括第一部分和第一部分上的第二部分。第二部分可以包括与第一部分相同的金属材料。第一焊盘的第二部分可以与第二焊盘的第二部分接触,并且第一绝缘层可以与第二绝缘层接触。

    半导体封装件
    19.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN116705736A

    公开(公告)日:2023-09-05

    申请号:CN202310192515.5

    申请日:2023-03-02

    Abstract: 提供了一种半导体封装件。该半导体封装件包括:第一半导体衬底、在第一半导体衬底的上表面上的第一半导体元件层、在第一半导体元件层上的第一布线结构、连接至第一布线结构的第一连接焊盘、连接至第一布线结构的第一测试焊盘、连接至第一连接焊盘并且包括铜(Cu)的第一前侧键合焊盘、以及连接至第一前侧键合焊盘并且包括具有纳米孪晶晶体结构的铜(Cu)的第二前侧键合焊盘,所述纳米孪晶晶体结构与包括在第一前侧键合焊盘中的铜(Cu)的晶体结构不同,其中,第一前侧键合焊盘在水平方向上的宽度与第二前侧键合焊盘在水平方向上的宽度不同。

    半导体封装件
    20.
    发明公开
    半导体封装件 审中-实审

    公开(公告)号:CN113921511A

    公开(公告)日:2022-01-11

    申请号:CN202110772790.5

    申请日:2021-07-08

    Abstract: 一种半导体封装件包括第一半导体芯片、第二半导体芯片、第一主连接焊盘结构和第一虚设连接焊盘结构。第一主连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处,并且被布置为在与第一半导体芯片的顶表面平行的第一方向上彼此间隔开第一主间距,其中,第一主连接焊盘结构中的每一个包括:第一连接焊盘,其电连接至第一半导体芯片;以及第二连接焊盘,其电连接至第二半导体芯片并且接触第一连接焊盘。第一虚设连接焊盘结构布置在第一半导体芯片与第二半导体芯片之间的界面处,被布置为与第一主连接焊盘结构间隔开,并且被布置为在第一方向上彼此间隔开第一虚设间距,第一虚设间距大于第一主间距。

Patent Agency Ranking