公开(公告)号：CN106847795B

公开(公告)日：2022-04-19

申请号：CN201611040818.1

申请日：2016-11-11

Applicant: 三星电子株式会社

Inventor： 郭柄铢 ,  闵台洪 ,  李仁荣 ,  赵泰济

IPC: H01L25/07

Abstract: 提供了一种半导体装置，通过对黏合材料的飘移控制以固定半导体芯片来提高所述半导体装置的工艺能力和可靠性。半导体装置包括：第一半导体芯片，包括彼此相对的第一表面和第二表面；飘移控制结构，形成在第一半导体芯片的第一表面处；以及第二半导体芯片，安装在第一半导体芯片的第一表面上。第二半导体芯片与飘移控制结构的至少一部分叠置。

公开(公告)号：CN110970389A

公开(公告)日：2020-04-07

申请号：CN201910825779.3

申请日：2019-09-03

Applicant: 三星电子株式会社

Inventor： 李灿浩 ,  李仁荣 ,  裵镇国 ,  郑显秀

IPC: H01L23/498 ,  H01L23/50

Abstract: 公开了凸块结构和凸块结构制造方法。可以提供包括焊盘和位于所述焊盘的顶表面上的凸块的凸块结构。所述凸块可以包括上凸块部分和下凸块部分，所述下凸块部分可以包括与所述焊盘的顶表面接触的基座部分和从所述基座部分向上延伸的柱状部分。所述基座部分的至少一部分在与所述焊盘的所述顶表面平行的平面上的截面面积可以大于所述柱状部分在与所述焊盘的所述顶表面平行的所述平面上的截面面积。

公开(公告)号：CN110676227A

公开(公告)日：2020-01-10

申请号：CN201910309072.7

申请日：2019-04-17

Applicant: 三星电子株式会社

Inventor： 裴镇国 ,  郑显秀 ,  柳翰成 ,  李仁荣 ,  李灿浩

IPC: H01L23/31 ,  H01L25/18 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60

Abstract: 一种半导体芯片包括半导体衬底。电极焊盘设置在半导体衬底上。电极焊盘包括低k材料层。第一保护层至少部分地围绕电极焊盘。第一保护层包括位于其上部的第一开口。缓冲焊盘电连接到电极焊盘。第二保护层至少部分地围绕缓冲焊盘。第二保护层包括位于其上部的第二开口。柱层和焊料层顺序地堆叠在缓冲焊盘上。缓冲焊盘的厚度大于电极焊盘的厚度。第一开口在平行于半导体衬底的上表面的第一方向上的宽度等于或大于第二开口在第一方向上的宽度。

公开(公告)号：CN108807318A

公开(公告)日：2018-11-13

申请号：CN201810387480.X

申请日：2018-04-26

Applicant: 三星电子株式会社

Inventor： 李灿浩 ,  郑显秀 ,  柳翰成 ,  李仁荣

IPC: H01L23/485 ,  H01L21/60

CPC classification number: H01L21/50 ,  H01L21/02118 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/373 ,  H01L23/481 ,  H01L23/544 ,  H01L23/58 ,  H01L24/02 ,  H01L25/0657 ,  H01L2223/54426 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/0231 ,  H01L2224/02331 ,  H01L2224/02333 ,  H01L2224/02372 ,  H01L2224/02381

Abstract: 可提供一种半导体器件及其制造方法，所述半导体器件包括：衬底；绝缘层，位于所述衬底上且包括沟槽；至少一个通孔结构，穿透所述衬底且突出在所述沟槽的底表面上方；以及导电结构，在所述沟槽中环绕所述至少一个通孔结构。

公开(公告)号：CN104241229B

公开(公告)日：2017-10-13

申请号：CN201410279831.7

申请日：2014-06-20

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  马金希 ,  李仁荣 ,  赵文祺 ,  赵汊济 ,  赵泰济

IPC: H01L23/48 ,  H01L23/31 ,  H01L21/50

CPC classification number: H01L21/561 ,  H01L21/6836 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05548 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/11462 ,  H01L2224/11464 ,  H01L2224/119 ,  H01L2224/13017 ,  H01L2224/13018 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/16146 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/32145 ,  H01L2224/4824 ,  H01L2224/73204 ,  H01L2224/73257 ,  H01L2224/81005 ,  H01L2224/81007 ,  H01L2224/92 ,  H01L2224/92227 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/18161 ,  H01L2224/81 ,  H01L2224/11 ,  H01L2224/03 ,  H01L21/568 ,  H01L21/78 ,  H01L2224/1191 ,  H01L2924/00 ,  H01L2224/13099 ,  H01L2924/00012

Abstract: 本发明提供了具有贯穿电极的半导体封装及其制造方法。该方法可以包括：设置包括第一电路层的第一基板；在第一基板的前表面上形成前模制层；研磨第一基板的背表面；形成穿透第一基板以电连接到第一电路层的第一贯穿电极；在第一基板的背表面上设置第二基板，第二基板包括电连接到第一贯穿电极的第二电路层；在第一基板的背表面上形成后模制层，后模制层包封第二基板；以及去除前模制层。

公开(公告)号：CN104253056A

公开(公告)日：2014-12-31

申请号：CN201410290157.2

申请日：2014-06-25

Applicant: 三星电子株式会社

Inventor： 郑显秀 ,  金钟延 ,  李仁荣 ,  赵泰济

IPC: H01L21/60 ,  H01L23/498 ,  H01L25/065

CPC classification number: H01L25/0657 ,  H01L21/02016 ,  H01L21/486 ,  H01L21/561 ,  H01L21/76898 ,  H01L23/3128 ,  H01L23/3135 ,  H01L24/16 ,  H01L24/92 ,  H01L24/94 ,  H01L24/97 ,  H01L25/03 ,  H01L25/50 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/17181 ,  H01L2224/9202 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/12042 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/81 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2924/00 ,  H01L2924/014 ,  H01L2924/00012

Abstract: 本发明提供具有穿通电极的半导体封装及其制造方法。该方法可以包括：形成包括堆叠在第二半导体芯片上的第一半导体芯片的晶片级封装；形成包括堆叠在第三半导体芯片上的第四半导体芯片的芯片级封装；在晶片级封装的第二半导体基板的后表面上堆叠多个芯片级封装，抛光晶片级封装的第一模层和第一半导体芯片以暴露第一半导体芯片的第一穿通电极，和在被抛光的第一半导体芯片上形成外部电极以分别连接到第一穿通电极。

公开(公告)号：CN116247024A

公开(公告)日：2023-06-09

申请号：CN202210889870.3

申请日：2022-07-27

Applicant: 三星电子株式会社

Inventor： 权民宁 ,  朴光郁 ,  李荣敏 ,  李仁荣 ,  赵星东

IPC: H01L23/498 ,  H01L23/522 ,  H01L23/528 ,  H01L23/48

Abstract: 提供了一种半导体装置和半导体封装件。所述半导体装置包括：半导体基底；层间绝缘层，位于半导体基底上；第一过孔结构，穿过半导体基底和层间绝缘层并且具有第一直径；以及第二过孔结构，穿过半导体基底和层间绝缘层，第二过孔结构具有在相同的竖直水平处比第一直径大的第二直径。第一过孔结构的侧壁可以包括朝向第一过孔结构的内部水平地突出的至少一个底切区域，并且在底切区域上方的区域处，第一过孔结构和第二过孔结构中的每个的外侧壁可以或者与半导体基底接触或者与层间绝缘层接触。

公开(公告)号：CN115706064A

公开(公告)日：2023-02-17

申请号：CN202210351666.6

申请日：2022-04-02

Applicant: 三星电子株式会社

Inventor： 朴光郁 ,  李荣敏 ,  李仁荣 ,  赵星东

IPC: H01L23/485 ,  H01L25/16 ,  H01L25/18 ,  H10B80/00

Abstract: 提供了半导体芯片和包括该半导体芯片的半导体封装件，该半导体芯片包括：衬底，包括器件区域和边缘区域；器件层和布线层，顺序地堆叠在所述衬底上；辅助图案，在所述边缘区域上位于所述布线层上；第一覆盖层，覆盖所述辅助图案的侧壁、所述布线层的顶表面和所述布线层的侧壁，所述第一覆盖层包括上部外侧壁和下部外侧壁，所述下部外侧壁与所述上部外侧壁偏移；以及掩埋介电图案，与所述第一覆盖层的所述下部外侧壁接触并且与所述第一覆盖层的所述上部外侧壁间隔开。

公开(公告)号：CN115568227A

公开(公告)日：2023-01-03

申请号：CN202210785277.4

申请日：2022-06-29

Applicant: 三星电子株式会社

Inventor： 朴建相 ,  李圭夏 ,  李荣敏 ,  金石镐 ,  李仁荣 ,  郑锡焕 ,  赵星东

IPC: H10B80/00 ,  H01L25/18 ,  H01L23/373 ,  H01L23/544

Abstract: 一种半导体封装，包括：第一结构，包括第一绝缘层和穿透所述第一绝缘层的第一接合焊盘；以及第二结构，在所述第一结构上，所述第二结构包括：第二绝缘层，被接合到所述第一绝缘层；接合焊盘结构，穿透所述第二绝缘层，被接合到所述第一接合焊盘；以及测试焊盘结构，穿透所述第二绝缘层，所述测试焊盘结构包括：测试焊盘，在穿透所述第二绝缘层的开口中，并且所述测试焊盘具有带有平坦表面的突出部；以及接合层，填充所述开口并且覆盖所述测试焊盘和所述平坦表面，所述测试焊盘的所述突出部从与所述接合层接触的表面延伸，所述突出部的所述平坦表面在所述开口之中并且与所述接合层和所述第一绝缘层之间的界面间隔开。

公开(公告)号：CN110970382A

公开(公告)日：2020-04-07

申请号：CN201910851493.2

申请日：2019-09-04

Applicant: 三星电子株式会社

Inventor： 裵镇国 ,  郑显秀 ,  李仁荣 ,  张东铉

IPC: H01L23/488 ,  H01L21/48

Abstract: 提供了一种半导体器件和一种制造半导体器件的方法。所述半导体器件包括：半导体衬底；导电焊盘，所述导电焊盘设置在所述半导体衬底上；以及柱状图案，所述柱状图案设置在所述导电焊盘上。所述半导体器件还包括：焊料种子图案，所述焊料种子图案设置在所述柱状图案上；以及焊料部分，所述焊料部分设置在所述柱状图案和所述焊料种子图案上。所述焊料种子图案的第一宽度小于所述柱状图案的顶表面的第二宽度。