公开(公告)号：CN1182958A

公开(公告)日：1998-05-27

申请号：CN96114485.8

申请日：1996-11-15

Applicant: 三星电子株式会社

Inventor： 朴炳律 ,  河定旼 ,  高大弘 ,  李相忍

IPC: H01L21/768 ,  H01L21/28

Abstract: 提供了一个新的制造选择性氮化钨层的方法和一个利用相同方法制造金属连线的方法。在这些方法中,通过调整所注入的含氮气体和钨源气体的流量比,一个氮化钨层被有选择地仅在一个接触孔中被淀积。因此,防止了硅衬底上的侵蚀并且制成了在高温下稳定的氮化钨层。另外,金属连线的接触电阻可以被降低。

公开(公告)号：CN110890358B

公开(公告)日：2024-08-02

申请号：CN201910396112.6

申请日：2019-05-14

Applicant: 三星电子株式会社

Inventor： 白承旼 ,  金润秀 ,  洪锡逸 ,  朴炳律 ,  韩成

IPC: H10B80/00 ,  H01L23/31 ,  H01L23/482 ,  H01L23/488 ,  H01L21/60

Abstract: 本发明提供一种半导体封装件，所述半导体封装件包括：半导体芯片，并且包括设置在有效表面上并且具有使所述半导体芯片的连接焊盘的至少一部分暴露的第一开口的钝化膜以及设置在所述钝化膜上的保护膜，所述保护膜填充所述第一开口的至少一部分，并且具有使所述连接焊盘的位于所述第一开口中的至少一部分暴露的第二开口；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并包括连接到位于所述第一开口中且位于所述第二开口中的所述连接焊盘的连接过孔，以及通过所述连接过孔电连接到所述连接焊盘的重新分布层。所述第二开口的宽度窄于所述第一开口的宽度。

公开(公告)号：CN107818922B

公开(公告)日：2020-11-17

申请号：CN201710730431.7

申请日：2017-08-23

Applicant: 三星电子株式会社

Inventor： 金庆焕 ,  姜泰寓 ,  朴炳律 ,  全炯俊

IPC: H01L21/56

Abstract: 一种制造半导体封装的方法包括：在支撑衬底上形成初步封装，所述初步封装包括连接衬底、半导体芯片、以及位于所述连接衬底及所述半导体芯片上的模制图案；在所述模制图案上形成缓冲图案；以及在所述缓冲图案上形成载体衬底，所述载体衬底包括与所述缓冲图案接触的第一部分及与所述模制图案接触的第二部分。

公开(公告)号：CN111341733A

公开(公告)日：2020-06-26

申请号：CN201911171907.3

申请日：2019-11-22

Applicant: 三星电子株式会社

Inventor： 李昌普 ,  吴俊锡 ,  朴炳律

IPC: H01L23/31 ,  H01L23/485

Abstract: 本发明提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括一个或更多个绝缘层并且具有贯穿部；半导体芯片，设置在所述框架的所述贯穿部中并且具有连接垫；连接结构，设置在所述框架和所述半导体芯片的下侧并且包括重新分布层；第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。

公开(公告)号：CN108022872A

公开(公告)日：2018-05-11

申请号：CN201711057851.X

申请日：2017-11-01

Applicant: 三星电子株式会社

Inventor： 黄善宽 ,  李镐珍 ,  文光辰 ,  朴炳律 ,  安振镐 ,  李来寅

IPC: H01L21/768 ,  H01L23/48 ,  H01L23/538 ,  H01L25/065

Abstract: 本发明公开了一种半导体芯片的插塞结构、其制造方法以及包括其的多芯片封装。该半导体芯片的插塞结构包括：基板；设置在基板上的绝缘夹层；其中绝缘夹层包括设置在其中的焊盘结构；穿过基板和绝缘夹层的通孔，其中通孔暴露焊盘结构；形成在通孔的内表面上的绝缘图案，其中绝缘图案包括掩埋部分，掩埋部分填充在通孔的内表面处在基板中设置的凹口；以及形成在通孔内在绝缘图案上的插塞，其中插塞与焊盘结构电连接。

公开(公告)号：CN102299136B

公开(公告)日：2016-03-02

申请号：CN201110154632.X

申请日：2011-06-10

Applicant: 三星电子株式会社

Inventor： 文光辰 ,  朴炳律 ,  林东灿 ,  郑德泳 ,  崔吉铉 ,  裵大录 ,  姜泌圭

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法。该半导体器件包括通路结构和导电结构。通路结构具有一表面，该表面具有平坦部分和突起部分。导电结构形成在通路结构的平坦部分的至少一部分上且不形成在通路结构的突起部分的至少一部分上。例如，导电结构仅形成在平坦部分上而不形成在突起部分的任何部分上，以形成导电结构与通路结构之间的高质量连接。

公开(公告)号：CN103258787A

公开(公告)日：2013-08-21

申请号：CN201310052685.X

申请日：2013-02-18

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  李圭夏 ,  崔吉铉 ,  崔溶洵 ,  姜泌圭 ,  朴炳律 ,  郑显秀

IPC: H01L21/768

CPC classification number: H01L21/768 ,  H01L21/02271 ,  H01L21/6836 ,  H01L21/76898 ,  H01L23/3192 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/13 ,  H01L25/0657 ,  H01L2221/68372 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/06181 ,  H01L2224/13006 ,  H01L2224/13009 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13076 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06548 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明提供了一种制造半导体装置的方法。在一个实施例中，所述方法包括在基层中形成导电孔结构。所述基层具有第一表面和第二表面，第二表面与第一表面相对。所述方法还包括：去除所述基层的第二表面，以暴露导电孔结构，从而导电孔结构从第二表面突出；在第二表面上方形成第一下绝缘层，使得导电孔结构的端部表面保持为被第一下绝缘层暴露。

公开(公告)号：CN103247600A

公开(公告)日：2013-08-14

申请号：CN201310042094.4

申请日：2013-02-01

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  姜泌圭 ,  李圭夏 ,  朴炳律 ,  郑显秀 ,  崔吉铉

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/525 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/05 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05568 ,  H01L2224/06181 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 本发明提供了通孔连接结构、具有该结构的半导体器件及其制造方法。所述半导体器件包括：下层；在所述下层的第一侧上的绝缘层；在所述绝缘层中的互连结构；在所述下层中的通孔结构。该通孔结构突出至所述绝缘层和所述互连结构内。

公开(公告)号：CN111341733B

公开(公告)日：2024-05-24

申请号：CN201911171907.3

申请日：2019-11-22

Applicant: 三星电子株式会社

Inventor： 李昌普 ,  吴俊锡 ,  朴炳律

IPC: H01L23/31 ,  H01L23/485

Abstract: 本发明提供一种扇出型半导体封装件，所述扇出型半导体封装件包括：框架，包括一个或更多个绝缘层并且具有贯穿部；半导体芯片，设置在所述框架的所述贯穿部中并且具有连接垫；连接结构，设置在所述框架和所述半导体芯片的下侧并且包括重新分布层；第一包封剂，覆盖所述半导体芯片的背表面以及所述框架的所述一个或更多个绝缘层中的最上层的绝缘层的顶表面的第一区域，并且在所述贯穿部的侧壁与所述半导体芯片的侧表面之间延伸；以及第二包封剂，覆盖所述框架的所述一个或更多个绝缘层中的所述最上层的绝缘层的所述顶表面的第二区域，并且与所述第一包封剂的在所述框架上的侧表面接触。

公开(公告)号：CN108074797A

公开(公告)日：2018-05-25

申请号：CN201711107811.1

申请日：2017-11-10

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  金石镐 ,  文光辰 ,  朴炳律 ,  李来寅

IPC: H01L21/02

Abstract: 本发明提供一种通过使用晶片级工艺对衬底的斜面区进行修整而能够提高工艺再现性及工艺稳定性的制作衬底结构的方法。所述方法包括：提供第一衬底，所述第一衬底包括彼此相对的第一表面与第二表面、以及形成在所述第一表面的第一装置区；提供第二衬底，所述第二衬底包括彼此相对的第三表面与第四表面、以及位于所述第三表面的第二装置区；对所述第一衬底与所述第二衬底进行结合，以对所述第一装置区与所述第二装置区进行电连接；以及形成经修整的衬底。所述形成所述经修整的衬底包括蚀刻被结合到所述第一衬底的所述第二衬底的边缘区。