-
公开(公告)号：CN107068680B
公开(公告)日：2020-10-23
申请号：CN201710063574.7
申请日：2017-02-03
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开涉及集成电路器件。一种集成电路器件包括：在衬底的有源区上的栅线；在栅线两侧于有源区中的一对源/漏区域；在所述对源/漏区域当中的至少一个源/漏区域上的接触插塞；以及在栅线和接触插塞之间的多层结构绝缘间隔物。多层结构绝缘间隔物可以包括：氧化物层；第一含碳绝缘层，其覆盖氧化物层的邻近于栅线的第一表面；以及第二含碳绝缘层，其覆盖氧化物层的邻近于接触插塞的第二表面，第二表面与氧化物层的第一表面相反。
-
公开(公告)号：CN106847812A
公开(公告)日：2017-06-13
申请号：CN201610884035.5
申请日：2016-10-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L29/4991 , H01L29/0673 , H01L29/42392 , H01L29/66439 , H01L29/66742 , H01L29/78696 , H01L27/0886 , H01L21/823431 , H01L21/823481
Abstract: 本公开提供了集成电路器件。一种集成电路器件包括：鳍型有源区域，从基板突出并具有在第一水平面处的上表面；纳米片，平行于鳍型有源区域的上表面延伸并包括沟道区域，纳米片位于与鳍型有源区域的上表面间隔开的第二水平面处；栅极，设置在鳍型有源区域上并围绕纳米片的至少一部分，栅极在交叉鳍型有源区域的方向上延伸；栅极介电层，设置在纳米片和栅极之间；源极和漏极区域，形成在鳍型有源区域上并连接到纳米片的一端；第一绝缘间隔物，在纳米片上，第一绝缘间隔物覆盖栅极的侧壁；以及第二绝缘间隔物，设置在栅极与源极和漏极区域之间且在鳍型有源区域的上表面和纳米片之间的空间中，第二绝缘间隔物具有多层结构。
-
公开(公告)号：CN106057891A
公开(公告)日：2016-10-26
申请号：CN201610197247.6
申请日：2016-03-31
Applicant: 三星电子株式会社
CPC classification number: H01L29/7849 , H01L27/0886 , H01L29/0649 , H01L29/1054 , H01L29/165 , H01L29/785 , H01L29/0603 , H01L29/0684 , H01L29/1025 , H01L29/1037
Abstract: 公开了一种半导体器件，该半导体器件包括：缓冲层，在基底上，缓冲层具有与基底的晶格常数不同的晶格常数；鳍状结构，从缓冲层向上突出；栅电极，横跨鳍状结构之上；包覆层，在鳍状结构的侧面并覆盖鳍状结构的顶表面和侧壁；以及界面层，在包覆层和鳍状结构之间，界面层包括与缓冲层相同的元素。
-
公开(公告)号：CN1128474C
公开(公告)日：2003-11-19
申请号：CN98103740.2
申请日：1998-02-12
Applicant: 三星电子株式会社
CPC classification number: H01L27/10852 , H01L27/10855 , H01L27/10885
Abstract: 一种可防止由于图形化存储电极时发生套刻失准而造成的位线氧化的半导体存储器件制造方法和半导体存储器件。在此方法中，在位线上或接触孔中形成氧化阻挡层，如氮化层，以便阻止氧通过扩散进入位线结构中，从而防止位线的氧化。
-
公开(公告)号：CN1202003A
公开(公告)日：1998-12-16
申请号：CN98103740.2
申请日：1998-02-12
Applicant: 三星电子株式会社
CPC classification number: H01L27/10852 , H01L27/10855 , H01L27/10885
Abstract: 一种可防止由于图形化存储电极时发生套刻失准而造成的位线氧化的半导体存储器件制造方法和半导体存储器件。在此方法中,在位线上或接触孔中形成氧化阻挡层,如氮化层,以便阻止氧通过扩散进入位线结构中,从而防止位线的氧化。
-
Patent Agency Ranking
公开(公告)号：CN110164956A
公开(公告)日：2019-08-23
申请号：CN201910481251.9
申请日：2014-11-14
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336 , H01L21/223 , H01L21/8234 , H01L21/84
Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。
-
公开(公告)号：CN104637820B
公开(公告)日：2019-06-25
申请号：CN201410646259.3
申请日：2014-11-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。
-
公开(公告)号：CN104347425B
公开(公告)日：2019-04-05
申请号：CN201410378435.X
申请日：2014-08-01
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28 , H01L27/11
Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。
-
公开(公告)号：CN107068536A
公开(公告)日：2017-08-18
申请号：CN201610948185.8
申请日：2016-10-24
Applicant: 三星电子株式会社
IPC: H01L21/02 , H01L21/28 , H01L29/423
CPC classification number: H01L21/02126 , C23C16/30 , C23C16/45531 , C23C16/45536 , H01L21/02211 , H01L21/02216 , H01L21/02274 , H01L21/0228 , H01L21/28088 , H01L27/0924 , H01L27/1104 , H01L27/1116 , H01L29/4966 , H01L29/4983 , H01L29/66545 , H01L29/66636 , H01L29/66795 , H01L29/7851 , H01L21/0214 , H01L21/02282 , H01L21/28194 , H01L29/42364
Abstract: 形成SiOCN材料层的方法、材料层堆叠体、半导体器件和其制造方法、及沉积装置，所述形成SiOCN材料层的方法包括：提供衬底；将硅前驱体提供到衬底上；将氧反应物提供到衬底上；将第一碳前驱体提供到衬底上；将第二碳前驱体提供到衬底上；以及将氮反应物提供到衬底上，其中第一碳前驱体和第二碳前驱体是不同的材料。
-
公开(公告)号：CN104637820A
公开(公告)日：2015-05-20
申请号：CN201410646259.3
申请日：2014-11-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
Abstract: 本发明公开了一种制造半导体器件的方法和半导体器件，所述方法包括步骤：形成沿着第一方向延伸的初始鳍式有源图案；形成覆盖初始鳍式有源图案的下部的器件隔离图案；形成沿着第二方向延伸并在初始鳍式有源图案上交叉的栅极结构；形成具有第一区和第二区的鳍式有源图案；利用选择性外延生长工艺在第二区上形成初始杂质掺杂图案；以及利用等离子体掺杂工艺通过注入杂质形成杂质掺杂图案，其中第一区的上表面处于第一水平，第二区的上表面处于低于第一水平的第二水平。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.022 seconds)
