布线层中具有热成型气隙的半导体器件及其制造方法

    公开(公告)号:CN101241899A

    公开(公告)日:2008-08-13

    申请号:CN200810008838.X

    申请日:2008-01-25

    Inventor: 元皙俊 金泰范

    Abstract: 本申请涉及布线层中具有热成型气隙的半导体器件及其制造方法。本发明提供了一种半导体器件。该半导体器件的单元布线级包括:在支承层上互相分开的第一和第二布线层;大间隔,与该第一布线层相邻形成,并且包括第一气隙和形成在该支承层上的热可降解材料层的一部分,该第一气隙具有从该第一布线层的侧壁测量的预定宽度;小间隔,形成在该第一与第二布线层之间,其中该小间隔小于该大间隔,而且第二气隙至少部分地填充该小间隔;以及多孔绝缘层,形成在该第一和第二气隙上。

    具有至少3层高-K介电层的模拟电容器和制造它的方法

    公开(公告)号:CN1598981A

    公开(公告)日:2005-03-23

    申请号:CN200410082530.1

    申请日:2004-09-20

    CPC classification number: H01L28/40 H01L21/31637 H01L21/31645

    Abstract: 提供一种具有至少3层高-k介电层的模拟电容器和制造它的方法。该模拟电容器包含下电极、上电极、置于下电极与上电极之间的至少3层高-k介电层。该至少3层高-k介电层包含接触下电极的底介电层、接触上电极的顶介电层和置于底介电层与顶介电层之间的中介电层。而且,各底介电层和顶介电层是,与中介电层相比,VCC的二次系数的绝对值相对低的高-k介电层,中介电层是,与底介电层和顶介电层相比,漏电流相对低的高-k介电层。因此,由于使用至少3层高-k介电层,可以使模拟电容器的VCC特性和漏电流特性最佳。

    布线层中具有热成型气隙的半导体器件及其制造方法

    公开(公告)号:CN101241899B

    公开(公告)日:2012-01-04

    申请号:CN200810008838.X

    申请日:2008-01-25

    Inventor: 元皙俊 金泰范

    Abstract: 本申请涉及布线层中具有热成型气隙的半导体器件及其制造方法。本发明提供了一种半导体器件。该半导体器件的单元布线级包括:在支承层上互相分开的第一和第二布线层;大间隔,与该第一布线层相邻形成,并且包括第一气隙和形成在该支承层上的热可降解材料层的一部分,该第一气隙具有从该第一布线层的侧壁测量的预定宽度;小间隔,形成在该第一与第二布线层之间,其中该小间隔小于该大间隔,而且第二气隙至少部分地填充该小间隔;以及多孔绝缘层,形成在该第一和第二气隙上。

    半导体集成电路器件及其制造方法

    公开(公告)号:CN101123251B

    公开(公告)日:2010-11-03

    申请号:CN200710111466.9

    申请日:2007-05-22

    Inventor: 元皙俊 朴廷珉

    CPC classification number: H01L27/0629 H01L28/60

    Abstract: 本发明提供了一种半导体集成电路器件及其制造方法,该半导体器件包括:半导体基板;在基板顶部部分上的绝缘体,其限定了绝缘体区;在基板上的导电层图案,该导电层图案由公共导电层被图案化,该导电层图案包括在绝缘体区中的绝缘体上的第一图案部分和在基板的有源区中的基板上的第二图案部分,其中第二图案部分包括在有源区中的晶体管的栅极;和在绝缘体区中的绝缘体上的电容器,该电容器包括:在导电层图案第一图案部分上的下部电极,在下部电极上的介电层图案和在介电层图案上的上部电极,其中所述下部电极不存在向上延伸的侧壁。

Patent Agency Ranking