-
公开(公告)号：CN109755299B
公开(公告)日：2023-11-14
申请号：CN201811307372.3
申请日：2018-11-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 提供了一种集成电路器件和制造其的方法。集成电路器件包括：半导体衬底、限定半导体衬底的有源区域的器件隔离层、在有源区域上的栅极绝缘层、在栅极绝缘层上的栅极堆叠、在栅极堆叠的侧壁上的间隔物、以及提供在栅极堆叠的两侧的杂质区域，其中栅极堆叠包括金属碳化物层和在金属碳化物层上的金属层，其中金属碳化物层包括具有约0.01at％到约15％的碳含量的层。
-
公开(公告)号：CN112992904A
公开(公告)日：2021-06-18
申请号：CN202011460967.X
申请日：2020-12-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种三维半导体器件，包括：第一沟道图案，其位于衬底上并与衬底间隔开，第一沟道图案具有第一端和第二端以及在第一端与第二端之间连接的第一侧壁和第二侧壁，第一端和第二端在与衬底的顶表面平行的第一方向上彼此间隔开，第一侧壁和第二侧壁在与衬底的顶表面平行的第二方向上彼此间隔开，第二方向与第一方向相交；位线，其与第一沟道图案的第一端接触，位线在与衬底的顶表面垂直的第三方向上延伸；以及第一栅电极，其与第一沟道图案的第一侧壁相邻。
-
公开(公告)号：CN116247086A
公开(公告)日：2023-06-09
申请号：CN202211071365.4
申请日：2022-09-01
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/49 , H01L29/40
Abstract: 提供了一种制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底中形成沟槽；在所述沟槽上形成栅极电介质层；在所述栅极电介质层上形成栅极层；以及对所述栅极电介质层和所述栅极层进行第一退火，其中，在所述第一退火的操作之后，所述栅极层包含钼‑钽合金。
-
公开(公告)号：CN110364415B
公开(公告)日：2023-05-02
申请号：CN201910240455.3
申请日：2019-03-28
Applicant: 三星电子株式会社
IPC: H01L21/02
Abstract: 提供了一种制造包括不同的阻挡层结构的半导体装置的方法。所述方法可包括：在基底的第一区、第二区和第三区上形成第一导电层；在第一导电层上形成阻挡层，阻挡层包括顺序地形成的第一阻挡层、第二阻挡层和牺牲层；在阻挡层上顺序地形成第二导电层和第三导电层；执行第一蚀刻工艺以从第二区和第三区去除第三导电层，第三导电层在第一蚀刻工艺之后保留在第一区上；以及执行第二蚀刻工艺以从第三区去除第二导电层，第二导电层在第二蚀刻工艺之后保留在第一区和第二区上。
-
公开(公告)号：CN101071769A
公开(公告)日：2007-11-14
申请号：CN200710102284.5
申请日：2007-05-09
Applicant: 三星电子株式会社
IPC: H01L21/283 , H01L21/3205 , H01L21/768
CPC classification number: H01L21/32051 , H01L28/75
Abstract: 形成半导体器件的方法可包括利用金属有机化学气相沉积(MOCVD)工艺在基底上形成第一导电金属化合物层和/或利用物理气相沉积(PVD)工艺在第一导电金属化合物层上形成第二导电金属化合物层。可形成第一导电金属化合物层和第二导电金属化合物层来减少或防止第一导电金属化合物层暴露于氧原子中，因此降低了第一导电金属化合物层的退化。
-
Patent Agency Ranking
公开(公告)号：CN109494251A
公开(公告)日：2019-03-19
申请号：CN201810670238.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L27/088 , B82Y40/00 , B82Y10/00
Abstract: 一种半导体器件包括：在衬底中的有源区域；至少一个纳米片，其在衬底上并与有源区域的顶表面间隔开；在纳米片上方或下方的栅极；栅极绝缘层，其在所述至少一个纳米片与栅极之间；以及源极/漏极区域，其在所述至少一个纳米片的两侧处在有源区域上。所述至少一个纳米片包括：沟道区域；栅极，其被设置在纳米片上方或下方并包括具有其表面和内部的不同组分的金属原子的单个金属层；在纳米片与栅极之间的栅极绝缘层；以及源极/漏极区域，其被设置在所述至少一个纳米片的两侧的有源区域中。
-
公开(公告)号：CN100388488C
公开(公告)日：2008-05-14
申请号：CN200510092232.5
申请日：2005-07-06
Applicant: 三星电子株式会社
CPC classification number: H01L28/65 , H01L21/31641 , H01L21/31645 , H01L21/31691 , H01L27/0805 , H01L28/56
Abstract: 在具有混合电介质层的半导体集成电路器件及其制造方法中，混合电介质层包含按顺序堆迭的下电介质层、中间电介质层和上电介质层。下电介质层包含铪(Hf)或锆(Zr)。上电介质层也包含Hf或Zr。中间电介质层由具有比下电介质层的低的依赖于电压的电容变化的材料层形成。
-
公开(公告)号：CN109494251B
公开(公告)日：2023-11-28
申请号：CN201810670238.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L27/088 , B82Y40/00 , B82Y10/00
Abstract: 一种半导体器件包括：在衬底中的有源区域；至少一个纳米片，其在衬底上并与有源区域的顶表面间隔开；在纳米片上方或下方的栅极；栅极绝缘层，其在所述至少一个纳米片与栅极之间；以及源极/漏极区域，其在所述至少一个纳米片的两侧处在有源区域上。所述至少一个纳米片包括：沟道区域；栅极，其被设置在纳米片上方或下方并包括具有其表面和内部的不同组分的金属原子的单个金属层；在纳米片与栅极之间的栅极绝缘层；以及源极/漏极区域，其被设置在所述至少一个纳米片的两侧的有源区域中。
-
公开(公告)号：CN109473479B
公开(公告)日：2023-09-26
申请号：CN201811046123.3
申请日：2018-09-07
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/51 , H01L27/092
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底；第一有源图案，设置在所述衬底上且与所述衬底间隔开；栅极绝缘膜，环绕所述第一有源图案；第一逸出功调整膜，环绕所述栅极绝缘膜且包含碳；以及第一阻挡膜，环绕所述第一逸出功调整膜，其中所述第一逸出功调整膜的碳浓度随着所述第一逸出功调整膜远离所述第一阻挡膜而增大。
-
公开(公告)号：CN109755299A
公开(公告)日：2019-05-14
申请号：CN201811307372.3
申请日：2018-11-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 提供了一种集成电路器件和制造其的方法。集成电路器件包括：半导体衬底、限定半导体衬底的有源区域的器件隔离层、在有源区域上的栅极绝缘层、在栅极绝缘层上的栅极堆叠、在栅极堆叠的侧壁上的间隔物、以及提供在栅极堆叠的两侧的杂质区域，其中栅极堆叠包括金属碳化物层和在金属碳化物层上的金属层，其中金属碳化物层包括具有约0.01at％到约15％的碳含量的层。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.029 seconds)
