公开(公告)号：CN105097033B

公开(公告)日：2019-07-05

申请号：CN201510220404.6

申请日：2015-05-04

申请人： 力晶科技股份有限公司

发明人： 马蒂亚斯.Y.G.培尔

IPC分类号： G11C16/10 ,  G11C16/14 ,  G11C16/26

CPC分类号： G11C16/10 ,  G11C8/08 ,  G11C8/10 ,  G11C8/14 ,  G11C14/0063 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3427

摘要： 本发明涉及一种非易失性半导体存储装置与写入方法。该非易失性半导体存储装置包括控制处理器、写入控制器、电压产生电路以及切换电路。控制处理器用以产生并输出一控制数据并且实施一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压。

公开(公告)号：CN105097033A

公开(公告)日：2015-11-25

申请号：CN201510220404.6

申请日：2015-05-04

申请人： 力晶科技股份有限公司

发明人： 马蒂亚斯.Y.G.培尔

IPC分类号： G11C16/10 ,  G11C16/14 ,  G11C16/26

CPC分类号： G11C16/10 ,  G11C8/08 ,  G11C8/10 ,  G11C8/14 ,  G11C14/0063 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/3427

摘要： 本发明涉及一种非易失性半导体存储装置与写入方法。该非易失性半导体存储装置包括控制处理器、写入控制器、电压产生电路以及切换电路。控制处理器用以产生并输出一控制数据并且实施一程序码以写入数据，其中数据包括一字线指定指令以及一电压源指定数据。写入控制器用以解码控制数据并且产生字线指定指令的一控制信号以及电压源指定数据的一控制信号。电压产生电路用以产生写入数据的多个电压。切换电路用以依据字线指定指令的控制信号以及电压源指定数据的控制信号，选择多个电压之中对应电压源指定数据的一电压，并且对应字线指定指令输出选择的电压。

公开(公告)号：CN104934424A

公开(公告)日：2015-09-23

申请号：CN201510126062.1

申请日：2015-03-20

申请人： 意法半导体(鲁塞)公司

发明人： M·巴蒂斯塔 ,  F·塔耶特

IPC分类号： H01L27/11 ,  H01L27/115 ,  H01L29/423 ,  H01L21/28 ,  H01L21/8247 ,  H01L21/8244 ,  G11C11/413

CPC分类号： H01L27/1104 ,  G11C11/4125 ,  G11C11/418 ,  G11C14/0063 ,  G11C16/045 ,  G11C16/08 ,  H01L21/823462 ,  H01L27/088 ,  H01L29/4916 ,  H01L29/513

摘要： 一种集成结构包括具有覆在第一栅极电介质之上的第一可控栅极区域的第一MOS晶体管以及邻近第一MOS晶体管并且具有覆在第一栅极电介质之上的第二可控栅极区域的第二MOS晶体管。公共传导区域覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与其分离。公共传导区域包括定位在第一栅极区域和第二栅极区域的部分之上的连续元件以及从连续元件朝向衬底向下延伸直到第一栅极电介质的分支。分支被定位在第一栅极区域和第二栅极区域之间。

公开(公告)号：CN104347520A

公开(公告)日：2015-02-11

申请号：CN201410366642.3

申请日：2014-07-29

申请人： 三星电子株式会社

发明人： 李明宰 ,  赵成豪 ,  金镐正 ,  朴永洙 ,  D.徐 ,  柳寅敬

IPC分类号： H01L21/8247 ,  H01L27/115 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/788 ,  G06N3/049 ,  G06N3/063 ,  G11C11/54 ,  G11C11/5685 ,  G11C13/0007 ,  G11C14/0063 ,  G11C16/0433 ,  G11C2213/15 ,  G11C2213/53 ,  H01L27/11521 ,  H01L28/00 ,  H01L29/408 ,  H01L29/42324 ,  H01L29/51 ,  H01L29/512 ,  H01L29/517 ,  H01L29/685 ,  H01L29/78 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/147 ,  H01L21/8239 ,  H01L27/115 ,  H01L29/66007

摘要： 本发明提供了非易失性存储器晶体管和包括非易失性存储器晶体管的设备。非易失性存储器晶体管可以包括沟道元件，与沟道元件相对应的栅极电极，在沟道元件和栅极电极之间的栅极绝缘层，在栅极绝缘层和栅极电极之间的离子物质移动层，以及相对于沟道元件彼此分离的源极和漏极。根据施加到栅极电极的电压，在离子物质移动层发生离子物质的移动。阈值电压根据离子物质的移动而变化。非易失性存储器晶体管具有多电平特性。

公开(公告)号：CN103886904A

公开(公告)日：2014-06-25

申请号：CN201310700403.2

申请日：2013-12-18

申请人： 闪矽公司

发明人： 王立中

IPC分类号： G11C16/06 ,  G11C19/28

CPC分类号： G11C16/14 ,  G11C14/00 ,  G11C14/0054 ,  G11C14/0063 ,  G11C19/28

摘要： 本发明提供了一种非易失性暂存器单元、非易失性移位暂存器单元及操作方法。本发明的非易失性暂存器单元及非易失性移位暂存器单元可快速将非易失性数据从非易失性存储器元件载入其相对应的静态存储器元件，以供数字电路的快速和经常性的参考。不同于现有载入程序须经过存取一非易失性存储器、感测该非易失性存储器以及载入至数字暂存器及移位暂存器的过程，本发明的载入程序是将非易失性存储器元件的数据直接载入至静态存储器元件。

公开(公告)号：CN102971717A

公开(公告)日：2013-03-13

申请号：CN201180031597.0

申请日：2011-05-19

申请人： 马维尔国际贸易有限公司

发明人： J·阿德勒 ,  P·尼奥斯 ,  L·托恩-萨特 ,  G·霍

IPC分类号： G06F12/02

CPC分类号： G06F11/1435 ,  G06F11/1451 ,  G06F12/0246 ,  G06F2201/84 ,  G11C14/0018 ,  G11C14/0063

摘要： 一种系统包括：第一存储器，被配置成存储具有第一元数据的第一查找表(LUT)。第二存储器被配置成存储具有第二元数据的第二LUT，其中第一元数据包括在逻辑地址与物理地址之间的第一映射。第二元数据包括在逻辑地址与物理地址之间的第二映射。控制模块被配置成更新第一元数据。控制模块被配置成在各预定时间基于第一元数据更新第二元数据的分段。每个分段引用第二LUT的预定数目的条目。

公开(公告)号：CN106205734B

公开(公告)日：2019-06-14

申请号：CN201510367128.6

申请日：2015-06-29

申请人： 台湾积体电路制造股份有限公司

发明人： 郭政雄 ,  李谷桓 ,  王志诚 ,  陈中杰

IPC分类号： G11C29/50

CPC分类号： G11C7/106 ,  G11C7/22 ,  G11C14/0054 ,  G11C14/0063 ,  G11C16/18 ,  G11C29/00 ,  G11C29/1201 ,  G11C29/48

摘要： 本发明公开了一种存储器，包括第一存储单元、第二存储单元、锁存单元和开关单元。锁存单元具有标准节点和互补节点。开关单元响应于第一控制信号和第二控制信号，并且开关单元被配置为：响应于第一控制信号，将第一存储单元连接至标准节点并将第二存储单元与互补节点的连接断开；响应于第二控制信号，将第二存储单元连接至互补节点并将第一存储单元与标准节点的连接断开。本发明也公开了一种包括该存储器的半导体器件。本发明还公开了一种测试该存储器的方法。

公开(公告)号：CN106233455B

公开(公告)日：2019-06-07

申请号：CN201580019455.0

申请日：2015-04-20

申请人： 株式会社佛罗迪亚

发明人： 品川裕 ,  葛西秀男 ,  川嶋泰彦 ,  樱井良多郎 ,  谷口泰弘

IPC分类号： G11C16/04 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C14/00 ,  H01L29/423 ,  H01L27/11558

CPC分类号： G11C14/0063 ,  G11C16/0441 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  H01L27/11524 ,  H01L27/11558 ,  H01L29/42328

摘要： 本发明提供一种非易失性半导体存储装置，在存储单元(1a)中，第一深阱(DW1)和第二深阱(DW2)不受相互约束，能够对第一深阱和第二深阱分别施加第一阱(W1)的电容晶体管(3a、3b)、或第二阱(W2)的写入晶体管(4a、4b)的动作所需的电压。由此，在存储单元中，能够将第一深阱和第一阱之间的电压差、或第二深阱和第二阱之间的电压差变为小于发生隧道效应的电压差(18V)，因此能够使第一深阱和第一阱之间的结电压、或第二深阱和第二阱之间的结电压变小，从而能够混载在电路结构被微细化且结耐压较低的电路元件上。

公开(公告)号：CN104332177B

公开(公告)日：2018-05-08

申请号：CN201410541227.7

申请日：2010-10-29

申请人： 株式会社半导体能源研究所

发明人： 加藤清 ,  小山润

IPC分类号： G11C14/00 ,  G11C7/04 ,  H01L27/105

CPC分类号： H03K3/356104 ,  G11C7/04 ,  G11C14/0063 ,  G11C16/045 ,  G11C2211/4016 ,  H01L21/02554 ,  H01L21/02565 ,  H01L21/02631 ,  H01L21/28202 ,  H01L21/28211 ,  H01L27/105 ,  H01L27/1203 ,  H01L27/1225 ,  H01L29/6659 ,  H03K3/0375 ,  H03K3/286 ,  H03K3/356 ,  H03K3/356121 ,  H03K3/356173

摘要： 非易失性锁存电路和逻辑电路以及使用其的半导体器件。非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外，包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。

公开(公告)号：CN104934424B

公开(公告)日：2018-04-06

申请号：CN201510126062.1

申请日：2015-03-20

申请人： 意法半导体(鲁塞)公司

发明人： M·巴蒂斯塔 ,  F·塔耶特

IPC分类号： H01L29/49 ,  H01L27/11 ,  H01L27/088 ,  H01L29/51 ,  H01L21/8234 ,  G11C16/04 ,  G11C16/08 ,  G11C11/418 ,  G11C14/00 ,  G11C11/412

CPC分类号： H01L27/1104 ,  G11C11/4125 ,  G11C11/418 ,  G11C14/0063 ,  G11C16/045 ,  G11C16/08 ,  H01L21/823462 ,  H01L27/088 ,  H01L29/4916 ,  H01L29/513

摘要： 一种集成结构包括具有覆在第一栅极电介质之上的第一可控栅极区域的第一MOS晶体管以及邻近第一MOS晶体管并且具有覆在第一栅极电介质之上的第二可控栅极区域的第二MOS晶体管。公共传导区域覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与其分离。公共传导区域包括定位在第一栅极区域和第二栅极区域的部分之上的连续元件以及从连续元件朝向衬底向下延伸直到第一栅极电介质的分支。分支被定位在第一栅极区域和第二栅极区域之间。