-
公开(公告)号：CN104821181A
公开(公告)日：2015-08-05
申请号：CN201410769083.0
申请日：2014-12-12
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C16/26 , G11C11/1673 , G11C16/0408 , G11C16/0433 , G11C16/0483 , G11C16/24 , G11C16/30
Abstract: 提供了一种可使用1.5V至5.5V的电源电压的电源工作的多次可编程(MTP)结构。当电源电压高于第一电压时，第一电路配置成在第二晶体管的漏极处生成第二恒定电压，并且在第三电路中端子上生成第二恒定电压。在一些实施例中，第三电路提供第三晶体管的栅极上的第三恒定电压。当电源电压低于第一电压时，第五电路配置成在第三电路中端子上生成第四恒定电压。第四恒定电压基本上等于第二恒定电压。该方法还包括该结构的操作方法。
-
公开(公告)号：CN1725468A
公开(公告)日：2006-01-25
申请号：CN200510058858.4
申请日：2005-03-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8246 , H01L21/8247 , H01L21/8234 , H01L27/105 , H01L27/112 , H01L27/115 , H01L29/788
CPC classification number: H01L21/28273 , H01L27/115 , H01L27/11521
Abstract: 本发明是有关于一种嵌入高电压横向扩散金属氧化物半导体的快闪存储器制程，提供一种建构周边元件并同时建构快闪记忆体的方法。于快闪记忆体区形成一具有第一隔离层以及多晶硅的薄层结构，此第一隔离层形成于基材之上，且多晶硅形成于第一隔离层之上。形成一罩幕层。在快闪记忆区以及周边区形成开口。进行区域氧化分别在多晶硅以及硅基材上的场氧化硅之上形成厚氧化硅。移除罩幕层。形成控制闸极以及闸极氧化硅于厚氧化硅以及多晶硅之上。形成一闸电极，此闸电极的至少一端位于场氧化硅之上使，可使建构完成的高电压LDMOS具有一较高的崩溃电压。然后形成快闪记忆单元与高电压LDMOS之间隙壁以及源极/汲极。
-
-
公开(公告)号：CN106205734A
公开(公告)日：2016-12-07
申请号：CN201510367128.6
申请日：2015-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/50
CPC classification number: G11C7/106 , G11C7/22 , G11C14/0054 , G11C14/0063 , G11C16/18 , G11C29/00 , G11C29/1201 , G11C29/48
Abstract: 本发明公开了一种存储器，包括第一存储单元、第二存储单元、锁存单元和开关单元。锁存单元具有标准节点和互补节点。开关单元响应于第一控制信号和第二控制信号，并且开关单元被配置为：响应于第一控制信号，将第一存储单元连接至标准节点并将第二存储单元与互补节点的连接断开；响应于第二控制信号，将第二存储单元连接至互补节点并将第一存储单元与标准节点的连接断开。本发明也公开了一种包括该存储器的半导体器件。本发明还公开了一种测试该存储器的方法。
-
公开(公告)号：CN105895154A
公开(公告)日：2016-08-24
申请号：CN201510412113.7
申请日：2015-07-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种用于存储操作的系统、器件以及方法。一个示例性的系统包括：锁存电路，该锁存电路被存储器件的多个存储块共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路，该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而向多个存储块提供源信号线电压以用于所述存储操作；以及多个驱动电路，被配置为至少部分基于一个或多个调节信号而向所述多个存储块提供多个驱动信号。
-
Patent Agency Ranking
公开(公告)号：CN100364012C
公开(公告)日：2008-01-23
申请号：CN200410101757.6
申请日：2004-12-22
Applicant: 台湾积体电路制造股份有限公司
Inventor： 郭政雄
Abstract: 一种字符译码器，适用于存储器装置，用以驱动存储器数组中的字符线。此字符译码器包括第一电路、第二电路、缓冲电路以及电压提升装置。第一电路受第一电源线供电，且具有两反相的第一节点及第二节点，而第二节点耦接字符线。第二电路受第二电源线供电，并接收对应字符线的字符线选择信号。缓冲电路具有第一MOS晶体管，第二MOS晶体管以及第三MOS晶体管。电压提升装置控制第一MOS晶体管及第二MOS晶体管的栅极。当存储器数组于清除周期时，第一电源线提供第一电压，第二电源提供第二电压，电压提升装置提供第三电压至第一及第二MOS晶体管的栅极，且第一电压大于第三电压，第三电压大于第二电压。
-
公开(公告)号：CN1700355A
公开(公告)日：2005-11-23
申请号：CN200410101757.6
申请日：2004-12-22
Applicant: 台湾积体电路制造股份有限公司
Inventor： 郭政雄
Abstract: 一种字符译码器，适用于存储器装置，用以驱动存储器数组中的字符线。此字符译码器包括第一电路、第二电路、缓冲电路以及电压提升装置。第一电路受第一电源线供电，且具有两反相的第一节点及第二节点，而第二节点耦接字符线。第二电路受第二电源线供电，并接收对应字符线的字符线选择信号。缓冲电路具有第一MOS晶体管，第二MOS晶体管以及第三MOS晶体管。电压提升装置控制第一MOS晶体管及第二MOS晶体管的栅极。当存储器数组于清除周期时，第一电源线提供第一电压，第二电源提供第二电压，电压提升装置提供第三电压至第一及第二MOS晶体管的栅极，且第一电压大于第三电压，第三电压大于第二电压。
-
公开(公告)号：CN106200732B
公开(公告)日：2018-02-27
申请号：CN201510212033.7
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明提供一种生成输出电压的电路以及低压降稳压器的输出电压的设置方法。将电流源配置为生成参考电流，并且误差放大器具有第一输入、第二输入和单端输出。第一输入连接至参考电压，并且第二输入通过反馈电阻器连接至电路的输出节点。传输晶体管的控制电极连接至误差放大器的单端输出，传输晶体管的第一电极连接至电源电压，以及传输晶体管的第二电极连接至电路的输出节点。电流镜的第一支路连接至电流源，电流镜的第二支路连接至反馈电阻器的第二端。输出节点提供电路的输出电压。
-
公开(公告)号：CN106200732A
公开(公告)日：2016-12-07
申请号：CN201510212033.7
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明提供一种生成输出电压的电路以及低压降稳压器的输出电压的设置方法。将电流源配置为生成参考电流，并且误差放大器具有第一输入、第二输入和单端输出。第一输入连接至参考电压，并且第二输入通过反馈电阻器连接至电路的输出节点。传输晶体管的控制电极连接至误差放大器的单端输出，传输晶体管的第一电极连接至电源电压，以及传输晶体管的第二电极连接至电路的输出节点。电流镜的第一支路连接至电流源，电流镜的第二支路连接至反馈电阻器的第二端。输出节点提供电路的输出电压。
-
公开(公告)号：CN101373927A
公开(公告)日：2009-02-25
申请号：CN200810087119.1
申请日：2008-03-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H02M3/07
CPC classification number: H02M3/073 , H02M2003/075
Abstract: 本发明提供了一种充电泵电路及其操作方法和半导体装置，其中充电泵电路包括至少两个充电泵级串接，其中第一充电泵级有第一晶体管用以接收输入电压，其中第二充电泵级有第二晶体管用以提供输出电压。第一晶体管用于操作第一阈值电压，而第二晶体管用于操作相异于第一阈值电压的第二阈值电压。本发明提供了一种增加充电泵电路中充电泵效率、简单且成本合理的装置及方法。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.032 seconds)
