-
公开(公告)号：CN114927154A
公开(公告)日：2022-08-19
申请号：CN202210091577.2
申请日：2022-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种存储器电路包括第一组非易失性存储器(NVM)器件、第一多个解码器、对应于第一多个解码器的第一多个高压(HV)驱动器以及第一多个HV电源开关。第一HV电源开关耦合到第一多个HV驱动器中的每个HV驱动器，并且每个解码器被配置为生成与第一组NVM器件的列对应的使能信号。每个HV驱动器被配置为响应于第一HV电源开关的电源信号和对应解码器的使能信号向第一组NVM器件的对应列输出HV激活信号。本发明的实施例还提供了一种执行编程操作的方法。
-
公开(公告)号：CN114927148A
公开(公告)日：2022-08-19
申请号：CN202210058306.7
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了一种存储器电路及其操作方法。存储器电路包括非易失性存储器单元、连接至非易失性存储器单元并且被配置为生成第一输出信号的感测放大器以及连接至感测放大器和非易失性存储器单元的检测电路。检测电路被配置为锁存第一输出信号并中断非易失性存储器单元和感测放大器之间的电流路径。
-
公开(公告)号：CN104599705A
公开(公告)日：2015-05-06
申请号：CN201410338456.9
申请日：2014-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/406
CPC classification number: G11C7/20 , G11C5/02 , G11C11/1659 , G11C11/1677 , G11C11/406 , G11C13/0033 , G11C13/0064 , G11C13/0069 , G11C2013/0076
Abstract: 本发明公开了利用刷新操作编程和擦除存储单元的方法和系统。系统包括选择模块、处理模块和刷新模块。在方法中，首先，从存储器件中的多个存储单元中选择目标存储单元。之后，通过将选择电压施加至属于矩阵的线的目标存储单元和位置相关的存储单元，编程或擦除属于矩阵的线的目标存储单元。然后，实施刷新操作以刷新位置相关的存储单元。本发明包括存储器件。
-
公开(公告)号：CN106200732B
公开(公告)日：2018-02-27
申请号：CN201510212033.7
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明提供一种生成输出电压的电路以及低压降稳压器的输出电压的设置方法。将电流源配置为生成参考电流，并且误差放大器具有第一输入、第二输入和单端输出。第一输入连接至参考电压，并且第二输入通过反馈电阻器连接至电路的输出节点。传输晶体管的控制电极连接至误差放大器的单端输出，传输晶体管的第一电极连接至电源电压，以及传输晶体管的第二电极连接至电路的输出节点。电流镜的第一支路连接至电流源，电流镜的第二支路连接至反馈电阻器的第二端。输出节点提供电路的输出电压。
-
公开(公告)号：CN106200732A
公开(公告)日：2016-12-07
申请号：CN201510212033.7
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F1/56
Abstract: 本发明提供一种生成输出电压的电路以及低压降稳压器的输出电压的设置方法。将电流源配置为生成参考电流，并且误差放大器具有第一输入、第二输入和单端输出。第一输入连接至参考电压，并且第二输入通过反馈电阻器连接至电路的输出节点。传输晶体管的控制电极连接至误差放大器的单端输出，传输晶体管的第一电极连接至电源电压，以及传输晶体管的第二电极连接至电路的输出节点。电流镜的第一支路连接至电流源，电流镜的第二支路连接至反馈电阻器的第二端。输出节点提供电路的输出电压。
-
Patent Agency Ranking
公开(公告)号：CN101989096A
公开(公告)日：2011-03-23
申请号：CN201010203820.2
申请日：2010-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F3/24
CPC classification number: G05F3/30
Abstract: 一种用于启动带隙基准电路的启动电路。还公开了一种带隙基准电路，其包括正电源节点和包括连接至正电源节点的源极的PMOS晶体管。启动电路被设置成在带隙基准电路启动阶段期间被开启以及在该启动阶段之后被关闭。该启动电路包括开关，该开关被设置成在启动阶段期间PMOS晶体管的栅极和漏极互相连接以及在启动阶段之后PMOS晶体管的栅极与PMOS晶体管的漏极断开。
-
公开(公告)号：CN115497530A
公开(公告)日：2022-12-20
申请号：CN202210319565.0
申请日：2022-03-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种记忆体装置及其操作方法与在其中执行读取操作的方法。记忆体装置的操作方法包括：第一地址经解码以选择记忆体装置的位元线。第二地址经解码以选择记忆体装置的字元线。将字元线电压施加于被选字元线。将位元线电压施加于被选位元线。将第一偏置电压施加于复数个未被选字元线中的每一者，这些未被选字元线连接至除了一个记忆体单元之外的连接至被选位元线的复数个记忆体单元，该记忆体单元连接至被选位元线及被选字元线两者。
-
公开(公告)号：CN114882930A
公开(公告)日：2022-08-09
申请号：CN202210306500.2
申请日：2022-03-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 揭示一种记忆体装置及操作记忆体装置的方法。在一态样中，记忆体装置包括多个非挥发性记忆体单元，上述多个非挥发性记忆体单元中的每一者可操作地耦接至字元线、栅极控制线以及位元线。上述多个非挥发性记忆体单元中的每一者包括第一晶体管、第二晶体管、第一经二极管连接的晶体管以及电容器。第一晶体管、第二晶体管以及第一经二极管连接的晶体管串联耦接，并且电容器具有连接至共用节点的第一端，上述共用节点在第一经二极管连接的晶体管与第二晶体管之间。
-
公开(公告)号：CN106205734A
公开(公告)日：2016-12-07
申请号：CN201510367128.6
申请日：2015-06-29
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/50
CPC classification number: G11C7/106 , G11C7/22 , G11C14/0054 , G11C14/0063 , G11C16/18 , G11C29/00 , G11C29/1201 , G11C29/48
Abstract: 本发明公开了一种存储器，包括第一存储单元、第二存储单元、锁存单元和开关单元。锁存单元具有标准节点和互补节点。开关单元响应于第一控制信号和第二控制信号，并且开关单元被配置为：响应于第一控制信号，将第一存储单元连接至标准节点并将第二存储单元与互补节点的连接断开；响应于第二控制信号，将第二存储单元连接至互补节点并将第一存储单元与标准节点的连接断开。本发明也公开了一种包括该存储器的半导体器件。本发明还公开了一种测试该存储器的方法。
-
公开(公告)号：CN105895154A
公开(公告)日：2016-08-24
申请号：CN201510412113.7
申请日：2015-07-14
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种用于存储操作的系统、器件以及方法。一个示例性的系统包括：锁存电路，该锁存电路被存储器件的多个存储块共享，并且该锁存电路被配置为提供一个或多个调节信号以用于存储操作；源信号线电路，该源信号线电路被多个存储块共享，并且被配置为至少部分地基于一个或多个调节信号而向多个存储块提供源信号线电压以用于所述存储操作；以及多个驱动电路，被配置为至少部分基于一个或多个调节信号而向所述多个存储块提供多个驱动信号。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.032 seconds)
