-
公开(公告)号：CN109840162B
公开(公告)日：2022-08-09
申请号：CN201811212360.2
申请日：2018-10-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种用于操作存储器件的方法包括：取回第一字，其中，第一字包括与第一字相对应的多个数据位和多个奇偶校验位，其中，多个数据位形成N‑1组，并且多个奇偶校验位形成不同于N‑1组的第一组，并且N为大于2的正整数；接收更新N‑1组中的第一组的相应数据位的请求；以及提供第二字，第二字包括与第二字相对应的形成N‑1组中的第二组的更新的数据位和多个更新的奇偶校验位，其中，多个更新的奇偶校验位形成具有与N‑1组中的第一组相同的组索引的第二组。本发明的实施例还提供了存储器件。
-
公开(公告)号：CN104599705A
公开(公告)日：2015-05-06
申请号：CN201410338456.9
申请日：2014-07-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/406
CPC classification number: G11C7/20 , G11C5/02 , G11C11/1659 , G11C11/1677 , G11C11/406 , G11C13/0033 , G11C13/0064 , G11C13/0069 , G11C2013/0076
Abstract: 本发明公开了利用刷新操作编程和擦除存储单元的方法和系统。系统包括选择模块、处理模块和刷新模块。在方法中，首先，从存储器件中的多个存储单元中选择目标存储单元。之后，通过将选择电压施加至属于矩阵的线的目标存储单元和位置相关的存储单元，编程或擦除属于矩阵的线的目标存储单元。然后，实施刷新操作以刷新位置相关的存储单元。本发明包括存储器件。
-
公开(公告)号：CN111627488A
公开(公告)日：2020-09-04
申请号：CN202010288375.8
申请日：2017-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/42
Abstract: 本发明的实施例提供了一种校正存储器阵列中的错误的方法。该方法包括：配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在所述第一存储器阵列中的一组数据的错误校正，从而生成第一组数据，所述第一存储器阵列包括布置为多行和多列的第一组存储器单元，所述第一组存储器单元中的一行存储器单元包括第一组存储器字，所述第一组存储器字中的每个字包括第一组比特；将第二组数据存储在第二存储器阵列中，所述第二组数据至少包括所述第一组数据的副本，所述第二存储器阵列包括布置为多行和多列的第二组存储器单元；对所述第一存储器阵列和所述第二存储器阵列实施回流工艺；基于所述第一组数据和所述第二组数据来恢复所述第一组数据的至少部分；以及基于ECC校正所述恢复的第一组数据中的错误。
-
公开(公告)号：CN110045920A
公开(公告)日：2019-07-23
申请号：CN201811629083.5
申请日：2018-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F3/06
Abstract: 一种存储器件的电路包括：将多个数据字写入到存储器件的相应位单元中，其中，每个数据字具有多个数据位；响应于确定并非多个数据字的所有数据位都被正确地写入到存储器件的相应位单元中，将多个数据字分组为多个数据字集；并且同时重写未被正确地写入到存储器件的相应位单元中的数据位的子集，其中，数据位的子集包含在多个数据字集的相应一个中。本发明的实施例还提供了存储器件的操作方法。
-
公开(公告)号：CN109840162A
公开(公告)日：2019-06-04
申请号：CN201811212360.2
申请日：2018-10-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种用于操作存储器件的方法包括：取回第一字，其中，第一字包括与第一字相对应的多个数据位和多个奇偶校验位，其中，多个数据位形成N-1组，并且多个奇偶校验位形成不同于N-1组的第一组，并且N为大于2的正整数；接收更新N-1组中的第一组的相应数据位的请求；以及提供第二字，第二字包括与第二字相对应的形成N-1组中的第二组的更新的数据位和多个更新的奇偶校验位，其中，多个更新的奇偶校验位形成具有与N-1组中的第一组相同的组索引的第二组。本发明的实施例还提供了存储器件。
-
Patent Agency Ranking
公开(公告)号：CN111079918B
公开(公告)日：2024-12-20
申请号：CN201910987185.2
申请日：2019-10-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G06N3/063
Abstract: 本申请公开一种可改善基于硬件的神经网络的缺陷容忍度的方法及装置。在一个实施例中，一种对神经网络中第一层的第一神经元上的值实行计算的方法包括：接收存储胞元阵列的第一图案；根据第三图案确定存储胞元阵列的第二图案；根据第一图案及第二图案确定存储胞元阵列的至少一对列；对存储胞元阵列的所述至少一对列中的每一对中的两个列的输入数据进行切换；以及对存储胞元阵列的所述至少一对列中的每一对中的所述两个列的输出数据进行切换，以确定第一层的第一神经元上的值。
-
公开(公告)号：CN107564568B
公开(公告)日：2020-08-14
申请号：CN201710508727.4
申请日：2017-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/42
Abstract: 一种校正存储器阵列中的错误的方法。该方法包括配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，配置具有第二ECC的第二存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，对第一存储器阵列和第二存储器阵列实施回流工艺，以及至少基于第一ECC或第二ECC校正存储在第一存储器阵列中的数据。第一存储器阵列包括布置为多行和多列的第一组存储器单元。第二存储器阵列包括布置多行和多列的第二组存储器单元。本发明还提供了实施校正存储器阵列中的错误的方法的系统。
-
公开(公告)号：CN114783502A
公开(公告)日：2022-07-22
申请号：CN202210442208.3
申请日：2017-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/42
Abstract: 本发明的实施例提供了一种筛选存储器阵列中的弱比特的方法，包括：将第一组数据存储在存储器阵列的具有第一组存储器单元的第一存储器阵列中；至少对第一存储器阵列实施第一烘焙工艺，或者至少对第一存储器阵列施加第一磁场；确定存储在第一存储器阵列中的第一组数据的部分是否由第一烘焙工艺或第一磁场改变；以及如果第一组存储器单元的第一存储器单元存储改变的数据，则跟踪第一组存储器单元的至少第一存储器单元的地址，并且实施以下操作中的至少一个：(1)利用存储器阵列的第二存储器阵列中的对应存储器单元替换存储改变的数据的第一组存储器单元中的第一存储器单元，和(2)丢弃存储改变的数据的第一组存储器单元中的第一存储器单元。
-
公开(公告)号：CN111627488B
公开(公告)日：2022-06-28
申请号：CN202010288375.8
申请日：2017-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/42
Abstract: 本发明的实施例提供了一种校正存储器阵列中的错误的方法。该方法包括：配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在所述第一存储器阵列中的一组数据的错误校正，从而生成第一组数据，所述第一存储器阵列包括布置为多行和多列的第一组存储器单元，所述第一组存储器单元中的一行存储器单元包括第一组存储器字，所述第一组存储器字中的每个字包括第一组比特；将第二组数据存储在第二存储器阵列中，所述第二组数据至少包括所述第一组数据的副本，所述第二存储器阵列包括布置为多行和多列的第二组存储器单元；对所述第一存储器阵列和所述第二存储器阵列实施回流工艺；基于所述第一组数据和所述第二组数据来恢复所述第一组数据的至少部分；以及基于ECC校正所述恢复的第一组数据中的错误。
-
公开(公告)号：CN107564568A
公开(公告)日：2018-01-09
申请号：CN201710508727.4
申请日：2017-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C29/42
Abstract: 一种校正存储器阵列中的错误的方法。该方法包括配置具有第一纠错码(ECC)的第一存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，配置具有第二ECC的第二存储器阵列以提供存储在第一存储器阵列中的数据的错误校正，对第一存储器阵列和第二存储器阵列实施回流工艺，以及至少基于第一ECC或第二ECC校正存储在第一存储器阵列中的数据。第一存储器阵列包括布置为多行和多列的第一组存储器单元。第二存储器阵列包括布置多行和多列的第二组存储器单元。本发明还提供了实施校正存储器阵列中的错误的方法的系统。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
