存储器电路及其控制电路装置

    公开(公告)号:CN102148052A

    公开(公告)日:2011-08-10

    申请号:CN201010243661.9

    申请日:2010-07-30

    CPC classification number: G11C8/08 G11C8/10

    Abstract: 本发明提供一种电路装置,包括一区域控制电路,具有一电平偏移器,其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平,以回应所接受的一第一地址信号,该区域控制电路可提供一准偏移过的第一地址信号;以及一字线驱动器,具有至少一输入以及一输出,该至少一输入用以接收多个地址信号,其中该至少一输入包括一第一输入,用以耦接至该区域控制电路以接收该准偏移过的第一地址信号,而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器,可减少双电源存储器装置中使用电平偏移器的数量。

    存储器电路和对RRAM器件执行写入操作的方法

    公开(公告)号:CN110556141A

    公开(公告)日:2019-12-10

    申请号:CN201910477228.2

    申请日:2019-06-03

    Abstract: 存储器电路包括偏置电压生成器、驱动电路和电阻式随机存取存储器(RRAM)器件。偏置电压生成器包括第一电流路径,配置为从电流源接收第一电流并且基于由在所述第一电流路径中传导的所述第一电流所生成的电压差输出偏置电压。驱动电路配置为接收所述偏置电压并且输出具有基于所述偏置电压的电压电平的驱动电压;以及RRAM器件,配置为响应于所述驱动电压传导第二电流。本发明的实施例还提供了对RRAM器件执行写入操作的方法。

    多电源域设计的电路、方法与存储阵列

    公开(公告)号:CN102157189B

    公开(公告)日:2014-02-05

    申请号:CN201010565591.9

    申请日:2010-11-26

    CPC classification number: G11C7/1048 G11C5/14

    Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法,在与存储阵列相关的实施例中,感应放大器使用第一供应电源,例如电压VDDA,而其它的电路,例如:信号输出逻辑,使用第二供应电源,例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中,并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候,感应放大器、转移装置和电压保持器一起运作,如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。

    存储器电路和对RRAM器件执行写入操作的方法

    公开(公告)号:CN110556141B

    公开(公告)日:2021-10-15

    申请号:CN201910477228.2

    申请日:2019-06-03

    Abstract: 存储器电路包括偏置电压生成器、驱动电路和电阻式随机存取存储器(RRAM)器件。偏置电压生成器包括第一电流路径,配置为从电流源接收第一电流并且基于由在所述第一电流路径中传导的所述第一电流所生成的电压差输出偏置电压。驱动电路配置为接收所述偏置电压并且输出具有基于所述偏置电压的电压电平的驱动电压;以及RRAM器件,配置为响应于所述驱动电压传导第二电流。本发明的实施例还提供了对RRAM器件执行写入操作的方法。

    存储器与休眠电路
    6.
    发明授权

    公开(公告)号:CN102044290B

    公开(公告)日:2013-07-24

    申请号:CN201010516969.6

    申请日:2010-10-15

    CPC classification number: G11C11/413

    Abstract: 本发明提供一种存储器与休眠电路,该存储器包括:第一供应电压节点,一存储器宏,一第一电路耦接至存储器宏,一第一装置耦接至第一供应电压节点和第一电路,以及一第二装置耦接至第一供应电压节点和存储器宏。存储器宏之一第二供应电压节点用以选择性地藉由第一电路和第一装置从第一供应电压节点接收电源,或是藉由第二装置从第一供应电压节点接收电源。本发明的存储器与休眠电路的电压Vdiode稳定,并且可以追踪在制造静态随机存取存储器单元的工艺中所产生的差异。

    存储器与休眠电路
    7.
    发明公开

    公开(公告)号:CN102044290A

    公开(公告)日:2011-05-04

    申请号:CN201010516969.6

    申请日:2010-10-15

    CPC classification number: G11C11/413

    Abstract: 本发明提供一种存储器与休眠电路,该存储器包括:第一供应电压节点,一存储器巨集,一第一电路耦接至存储器巨集,一第一装置耦接至第一供应电压节点和第一电路,以及一第二装置耦接至第一供应电压节点和存储器巨集。存储器巨集之一第二供应电压节点用以选择性地藉由第一电路和第一装置从第一供应电压节点接收电源,或是藉由第二装置从第一供应电压节点接收电源。本发明的存储器与休眠电路的电压Vdiode稳定,并且可以追踪在制造静态随机存取存储器单元的工艺中所产生的差异。

    存储器电路及其控制电路装置

    公开(公告)号:CN102148052B

    公开(公告)日:2014-05-14

    申请号:CN201010243661.9

    申请日:2010-07-30

    CPC classification number: G11C8/08 G11C8/10

    Abstract: 本发明提供一种电路装置,包括一区域控制电路,具有一电平偏移器,其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平,以回应所接受的一第一地址信号,该区域控制电路可提供一准偏移过的第一地址信号;以及一字线驱动器,具有至少一输入以及一输出,该至少一输入用以接收多个地址信号,其中该至少一输入包括一第一输入,用以耦接至该区域控制电路以接收该准偏移过的第一地址信号,而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器,可减少双电源存储器装置中使用电平偏移器的数量。

    多电源域设计的电路、方法与存储阵列

    公开(公告)号:CN102157189A

    公开(公告)日:2011-08-17

    申请号:CN201010565591.9

    申请日:2010-11-26

    CPC classification number: G11C7/1048 G11C5/14

    Abstract: 本发明是有关于一种多电源域设计的电路、方法与存储阵列的设计方法,在与存储阵列相关的实施例中,感应放大器使用第一供应电源,例如电压VDDA,而其它的电路,例如:信号输出逻辑,使用第二供应电源,例如电压VDDB。各种的实施例将感应放大器和一对转移装置设置在区域输入/输出装置列中,并将电压保持器设置在同一存储阵列的主输入/输出部分中。在适当的时候,感应放大器、转移装置和电压保持器一起运作,如此由电压VDDB所提供的电路的数据位准可相等于电压VDDA所提供的电路的数据位准。

Patent Agency Ranking