-
公开(公告)号：CN112992894B
公开(公告)日：2025-05-09
申请号：CN202011398976.0
申请日：2020-12-02
Applicant: 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及微电子器件和用于制造这样的器件的方法。一种器件包括位于衬底的相同第一部分的MOS晶体管和双极晶体管。第一部分包括掺杂有形成MOS晶体管的沟道的第一类型的第一阱和与第一类型相对的掺杂有第二类型的两个第一区域，该第一区域布置在构成MOS晶体管的源极和漏极的第一阱中。第一部分还包括：掺杂有相对于第一阱横向布置以形成双极晶体管基极的第二类型的第二阱；掺杂第一类型的第二区域，该第二区域布置在第二阱中以形成双极晶体管的发射极；以及掺杂第一类型的第三区域，该第三区域布置在第二阱下面，形成双极晶体管的集电极。
-
公开(公告)号：CN112117247B
公开(公告)日：2025-05-06
申请号：CN202010561528.1
申请日：2020-06-18
Applicant: 意法半导体(格勒诺布尔2)公司 , 意法半导体(鲁塞)公司
IPC: H01L23/48 , H01L23/50 , H01L23/52 , H01L23/535
Abstract: 本公开的实施例涉及电子芯片的若干电路的连接。一种电子芯片包括电路，该电路由轨道链接到共享条带。共享条带至少部分导电，并且被链接到用于施加固定电位的节点。
-
公开(公告)号：CN111599871B
公开(公告)日：2025-05-06
申请号：CN202010455022.2
申请日：2015-11-23
Applicant: 意法半导体(鲁塞)公司
Abstract: 本发明涉及具有可调整击穿电压的齐纳二极管。本发明涉及一种齐纳二极管，包括：形成在半导体衬底(SUB)中并且平行于在阴极区域(CD1)与阳极区域(AD1)之间的衬底的表面的齐纳二极管结、被配置成在受到适当的电压时生成垂直于齐纳二极管结的第一电场的传导区域(BDC，EDC，ED1，NW)、以及被配置成在受到适当的电压时生成在齐纳二极管结的平面中的第二电场的传导区域(GT1，GTC)。
-
公开(公告)号：CN111800116B
公开(公告)日：2025-05-02
申请号：CN202010259025.9
申请日：2020-04-03
Applicant: 意法半导体(鲁塞)公司
Inventor： P·贝瓦努
IPC: H03K17/687
Abstract: 公开了一种晶体管控制电路。在一个实施例中，一种电路，被配置为通过第一信号同时控制多个晶体管，并且通过不同的第二脉冲信号分别控制晶体管。
-
公开(公告)号：CN110727635B
公开(公告)日：2025-04-15
申请号：CN201910640023.1
申请日：2019-07-16
Applicant: 意法半导体(鲁塞)公司
IPC: G06F15/78 , G06F13/362 , G11C7/10
Abstract: 本公开的实施例涉及用于片上系统的事务路由。一种片上系统包括互连电路，该互连电路包括至少p个输入接口和至少k个输出接口、分别耦合到p个输入接口的p个源设备、以及分别耦合到k个输出接口并且属于包括一个或多个目标设备的目标的k个访问端口。每个源设备被配置为经由访问端口中的一个访问端口而将事务递送到目标。每个访问端口的相关联的存储器被配置为临时存储由访问端口接收的事务。目标被配置为针对每个访问端口来递送填充信号，该填充信号表示该访问端口的相关联的存储器的当前填充水平。控制电路被配置为从访问端口接收填充信号，并且取决于当前填充水平来选择有资格接收事务的访问端口。
-
Patent Agency Ranking
公开(公告)号：CN111798907B
公开(公告)日：2025-04-08
申请号：CN202010261436.1
申请日：2020-04-03
Applicant: 意法半导体(鲁塞)公司
Inventor： F·塔耶 , C·阿梅兹亚内·埃尔阿萨尼
Abstract: 本公开的实施例涉及用于写入电可擦除可编程非易失性存储器的方法和集成电路。在一个实施例中，该方法包括：将属于通信接口的滤波器电路可操作地连接到振荡器电路，其中通信接口物理上连接到总线；通过振荡器电路生成振荡信号；以及通过滤波器电路调节振荡信号从而生成用于对写入周期进行定时的时钟信号。
-
公开(公告)号：CN112231677B
公开(公告)日：2025-03-11
申请号：CN202010676745.5
申请日：2020-07-14
Applicant: 意法半导体(鲁塞)公司 , 意法半导体 (ALPS) 有限公司
IPC: G06F21/44 , G06F21/64 , G06Q30/018
Abstract: 本公开涉及一种用于验证认证的方法、系统和设备。使用处理电路来认证设备，处理电路基于与多个电路耦合的多个节点的状态生成指纹。基于多个节点的第一状态在第一时间生成第一指纹。基于多个节点的第二状态在第二时间生成第二指纹，第一指纹影响第二状态。从待认证的设备获取电子数据。将电子数据与所生成的指纹进行比较，并基于比较结果来确定是否对设备的操作授权。
-
公开(公告)号：CN113904212B
公开(公告)日：2025-03-07
申请号：CN202110760426.7
申请日：2021-07-06
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及脉冲发生器电路、相关系统以及方法。根据实施例，脉冲发生器电路包括：LC谐振电路，耦合在第一节点与参考节点之间；第一开关，耦合在第一节点与参考节点之间；开关网络，包括耦合在第一节点与参考驱动节点之间的第二开关；驱动电路，其输出耦合到第一开关和开关网络的第二开关。驱动电路被配置为，在重复的周期中，在谐振周期期间，当流过LC谐振电路的电感器的电流增加时，闭合第一电子开关，当流过电感器的电流达到阈值时，断开第一电子开关，当第一电子开关被断开时，针对脉冲持续时间闭合开关网络的第二电子开关，其中流过电感器的电流被换向朝向第二电子开关和相应驱动节点，以及在脉冲持续时间过期时断开第二电子开关。
-
公开(公告)号：CN113241379B
公开(公告)日：2025-03-07
申请号：CN202110090630.2
申请日：2021-01-22
Applicant: 意法半导体(鲁塞)公司
Inventor： R·杰尔马纳-卡尔皮内托
Abstract: 本公开涉及晶体管结构及其形成方法。一个实施例晶体管包括：由第一沟槽界定的半导体漏极区域、以及在第一沟槽中的第一导电元件，该第一导电元件被电耦合到电势的施加的节点，该电势更接近晶体管的漏极电势，而不是更接近晶体管的源极电势。
-
公开(公告)号：CN111611627B
公开(公告)日：2025-02-11
申请号：CN202010108632.5
申请日：2020-02-21
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司
Abstract: 本文描述了具有晶体管的物理不可克隆功能的器件及制造方法。根据一个实施例，一种物理不可克隆功能器件包括晶体管对集合，晶体管对集合中的晶体管具有属于共同随机分布的经随机分布的有效阈值电压；差分读取电路，被配置为测量晶体管对集合中的晶体管对的晶体管的有效阈值电压之间的阈值差，并且将其中所测量的阈值差小于裕度值的晶体管对标识为不可靠的晶体管对；以及写入电路，被配置为将不可靠的晶体管对的晶体管的有效阈值电压移位到共同随机分布内。
-
-
-
-
-
-
-
-
-
Search Results
1087
records
(took 0.042 seconds)
