公开(公告)号：CN107180788A

公开(公告)日：2017-09-19

申请号：CN201710082554.4

申请日：2017-02-15

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  针贝笃史 ,  伊藤彰宏 ,  松原功幸 ,  水野文二

IPC: H01L21/78 ,  H01L21/3065

CPC classification number: H01L21/78 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/31116 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/6831 ,  H01L21/6833 ,  H01L21/6836 ,  H01L21/68742 ,  H01L2221/68327 ,  H01L2221/68336 ,  H01L2221/68381

Abstract: 提供一种元件芯片的制造方法，抑制拾取时元件芯片的破裂。元件芯片的制造方法包括载置工序和等离子体切割工序。载置工序，将具备第1主面以及第2主面、并且具备多个元件区域以及划定元件区域的分割区域、并且形成了在元件区域中覆盖第1主面在分割区域中使第1主面露出的掩模的具有可挠性的半导体基板载置到载置台。等离子体切割工序，在载置台上将半导体基板的第1主面侧暴露于等离子体，从而在分割区域形成槽并且进行蚀刻，由此将半导体基板单片化为具备元件区域的多个元件芯片。半导体基板的厚度小于保持片的厚度。在等离子体切割工序中，在使槽的底部总是露出的状态下进行蚀刻，从而在元件芯片的侧面不形成扇形凹凸地将半导体基板单片化。

公开(公告)号：CN107180754A

公开(公告)日：2017-09-19

申请号：CN201710091515.0

申请日：2017-02-20

Applicant: 松下知识产权经营株式会社

Inventor： 松原功幸 ,  针贝笃史 ,  伊藤彰宏

IPC: H01L21/3065

CPC classification number: H01L21/3065 ,  H01L21/268 ,  H01L21/30655 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/31133 ,  H01L21/67109 ,  H01L21/67115 ,  H01L21/6831 ,  H01L21/68742 ,  H01L21/68785 ,  H01L21/78

Abstract: 提供一种等离子体处理方法，能够以简易的工序实现精细的图案化。等离子体处理方法包括：粘附工序，在具备第一主面和第一主面的相反侧的第二主面的基板的第一主面粘附树脂膜；以及图案化工序，对树脂膜进行图案化，从而形成具有使基板的被处理区域露出的开口部的掩模。而且，等离子体处理方法包括：第一等离子体工序，在包含第一气体的减压环境中生成第一气体的第一等离子体，并使掩模暴露于第一等离子体，从而减少掩模与第一主面之间的空隙。进而，等离子体处理方法包括：第二等离子体工序，在包含第二气体的环境中用第二气体生成第二等离子体，并使从开口部露出的被处理区域暴露于第二等离子体，从而对被处理区域进行蚀刻。

公开(公告)号：CN107452597B

公开(公告)日：2023-07-07

申请号：CN201710366343.3

申请日：2017-05-22

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  伊藤彰宏 ,  高野克巳 ,  广岛满

IPC: H01L21/02

Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制凸块的由等离子体所引起的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有露出的凸块的第1面及第2面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，将至少凸块的头顶部埋入到粘合层；掩模形成工序，在第2面形成掩模；保持工序，使第1面与由框架支承的保持带对置来使基板保持于保持带；载置工序，在掩模形成工序和保持工序之后，将基板经由保持带载置到设置在等离子体处理装置内的载置台；单片化工序，在载置工序之后，对分割区域从第2面到第1面进行等离子体蚀刻，从基板形成多个元件芯片；和凸块露出工序，在单片化工序之后，剥离粘合层，使凸块重新露出。

公开(公告)号：CN107591321B

公开(公告)日：2023-06-06

申请号：CN201710546105.0

申请日：2017-07-06

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  广岛满 ,  针贝笃史 ,  松原功幸 ,  伊藤彰宏

IPC: H01L21/3065 ,  H01L21/308

Abstract: 提供一种元件芯片的制造方法。半导体芯片的制造方法包括：准备半导体晶片，所述半导体晶片具备露出有凸块的表面、表面的相反侧的背面、形成有凸块的多个元件区域、以及划分元件区域的分割区域；在半导体晶片的表面沿着凸块通过喷涂法对包含掩模的原料的液体进行喷雾；在半导体晶片的表面形成被覆凸块并且具有使所述分割区域露出的开口的掩模；将半导体晶片的表面暴露于第一等离子体，在凸块被掩模被覆的状态下，对露出在该开口的分割区域进行蚀刻，直至到达背面，从而将半导体晶片单片化。

公开(公告)号：CN107452596B

公开(公告)日：2023-05-23

申请号：CN201710361407.0

申请日：2017-05-19

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  伊藤彰宏 ,  高野克巳 ,  广岛满

IPC: H01L21/02 ,  H01L21/3065 ,  H01L21/683 ,  H01L21/78

Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制等离子体对凸块的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有凸块的第一面及第二面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，在第一面粘合具有粘合层的保护带，至少将凸块的头顶部埋入到粘合层；薄化工序，在凸块埋入工序后，在第一面粘合了保护带的状态下磨削第二面；掩模形成工序，在薄化工序后，在第二面形成掩模；保持工序，使第一面与用框架支承的保持带对置，使保持带保持基板；载置工序，在掩模形成工序及保持工序后，将基板经由保持带载置在等离子体处理载置台；单片化工序，在载置工序后，对分割区域从第二面至第一面进行等离子体蚀刻。

公开(公告)号：CN107452597A

公开(公告)日：2017-12-08

申请号：CN201710366343.3

申请日：2017-05-22

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  伊藤彰宏 ,  高野克巳 ,  广岛满

IPC: H01L21/02

CPC classification number: H01L24/11 ,  B44C1/227 ,  H01L21/4853 ,  H01L21/67069 ,  H01L21/68742 ,  H01L23/49811 ,  H01L24/13 ,  H01L2224/11 ,  H05K13/0465 ,  H01L21/02002 ,  H01L21/02

Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制凸块的由等离子体所引起的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有露出的凸块的第1面及第2面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，将至少凸块的头顶部埋入到粘合层；掩模形成工序，在第2面形成掩模；保持工序，使第1面与由框架支承的保持带对置来使基板保持于保持带；载置工序，在掩模形成工序和保持工序之后，将基板经由保持带载置到设置在等离子体处理装置内的载置台；单片化工序，在载置工序之后，对分割区域从第2面到第1面进行等离子体蚀刻，从基板形成多个元件芯片；和凸块露出工序，在单片化工序之后，剥离粘合层，使凸块重新露出。

公开(公告)号：CN107204274A

公开(公告)日：2017-09-26

申请号：CN201710091541.3

申请日：2017-02-20

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  针贝笃史 ,  伊藤彰宏

IPC: H01J37/32 ,  H01L21/78 ,  H01L21/3065 ,  H01L21/67

Abstract: 一种等离子体处理方法以及等离子体处理装置，在对保持在保持片的基板进行等离子体处理时，提高产品的成品率。等离子体处理方法包括：载置工序，将保持了基板的保持片载置在设置于等离子体处理装置的载置台；以及固定工序，将保持片固定在所述载置台。还包括：判定工序，在固定工序之后，判定所述保持片与所述载置台的接触状态是否良好；以及等离子体蚀刻工序，在判定工序中判定为接触状态良好的情况下，在载置台上使基板的表面暴露于等离子体，从而对所述基板进行蚀刻。

公开(公告)号：CN107204274B

公开(公告)日：2020-06-05

申请号：CN201710091541.3

申请日：2017-02-20

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  针贝笃史 ,  伊藤彰宏

IPC: H01J37/32 ,  H01L21/78 ,  H01L21/3065 ,  H01L21/67

Abstract: 一种等离子体处理方法以及等离子体处理装置，在对保持在保持片的基板进行等离子体处理时，提高产品的成品率。等离子体处理方法包括：载置工序，将保持了基板的保持片载置在设置于等离子体处理装置的载置台；以及固定工序，将保持片固定在所述载置台。还包括：判定工序，在固定工序之后，判定所述保持片与所述载置台的接触状态是否良好；以及等离子体蚀刻工序，在判定工序中判定为接触状态良好的情况下，在载置台上使基板的表面暴露于等离子体，从而对所述基板进行蚀刻。

公开(公告)号：CN107591321A

公开(公告)日：2018-01-16

申请号：CN201710546105.0

申请日：2017-07-06

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  广岛满 ,  针贝笃史 ,  松原功幸 ,  伊藤彰宏

IPC: H01L21/3065 ,  H01L21/308

CPC classification number: H01L21/78 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/308 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/31138

Abstract: 提供一种元件芯片的制造方法。半导体芯片的制造方法包括：准备半导体晶片，所述半导体晶片具备露出有凸块的表面、表面的相反侧的背面、形成有凸块的多个元件区域、以及划分元件区域的分割区域；在半导体晶片的表面沿着凸块通过喷涂法对包含掩模的原料的液体进行喷雾；在半导体晶片的表面形成被覆凸块并且具有使所述分割区域露出的开口的掩模；将半导体晶片的表面暴露于第一等离子体，在凸块被掩模被覆的状态下，对露出在该开口的分割区域进行蚀刻，直至到达背面，从而将半导体晶片单片化。

公开(公告)号：CN107452596A

公开(公告)日：2017-12-08

申请号：CN201710361407.0

申请日：2017-05-19

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  伊藤彰宏 ,  高野克巳 ,  广岛满

IPC: H01L21/02 ,  H01L21/3065 ,  H01L21/683 ,  H01L21/78

CPC classification number: H01L21/78 ,  H01L21/3065 ,  H01L21/6836 ,  H01L24/11 ,  H01L24/14 ,  H01L2221/68327 ,  H01L2224/13022 ,  H01L21/02013 ,  H01L21/02016 ,  H01L2221/6834

Abstract: 一种元件芯片的制造方法，不使生产性下降地抑制等离子体对凸块的劣化及损伤的同时对基板进行单片化。包括：准备工序，准备具备具有凸块的第一面及第二面且具备由分割区域划分的多个元件区域的基板；凸块埋入工序，在第一面粘合具有粘合层的保护带，至少将凸块的头顶部埋入到粘合层；薄化工序，在凸块埋入工序后，在第一面粘合了保护带的状态下磨削第二面；掩模形成工序，在薄化工序后，在第二面形成掩模；保持工序，使第一面与用框架支承的保持带对置，使保持带保持基板；载置工序，在掩模形成工序及保持工序后，将基板经由保持带载置在等离子体处理载置台；单片化工序，在载置工序后，对分割区域从第二面至第一面进行等离子体蚀刻。