公开(公告)号：CN105990421A

公开(公告)日：2016-10-05

申请号：CN201510048182.4

申请日：2015-01-29

Applicant: 无锡华润上华半导体有限公司

Inventor： 李伟 ,  郝龙 ,  金炎 ,  王德进

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L27/0922 ,  H01L21/823418 ,  H01L21/823443 ,  H01L21/823462 ,  H01L21/823814 ,  H01L21/823835 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/088 ,  H01L29/06 ,  H01L29/0653 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66492 ,  H01L29/66515 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/7831

Abstract: 本发明涉及一种半导体器件的制备方法，包括步骤：提供包括低压器件区域和高压器件区域的半导体基底；在高压器件区域的非栅极区域和低压器件区域形成第一栅氧化层并在高压器件区域的栅极区域形成第二栅氧化层；第二栅氧化层的厚度大于第一栅氧化层的厚度；在低压器件区域的第一栅氧化层的表面形成第一多晶硅栅以及第一侧墙结构并在第二栅氧化层的表面形成第二多晶硅栅以及第二侧墙结构；第二栅氧化层的宽度大于第二多晶硅栅的宽度；进行源漏极离子注入形成源漏极引出区；淀积金属硅化物阻挡层后进行光刻腐蚀并形成金属硅化物。上述半导体器件的制备方法简化了工艺步骤的同时也降低了工艺成本。还涉及一种半导体器件。

公开(公告)号：CN102916013B

公开(公告)日：2016-01-20

申请号：CN201110222832.4

申请日：2011-08-04

Applicant: 无锡华润上华半导体有限公司

Inventor： 张花威 ,  马春霞 ,  王德进

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明实施例公开了一种OTP器件及其制造方法，该OTP器件包括：基底；位于所述基底上的存储单元，所述存储单元包括：由下至上顺序排列的栅介质层、浮栅、叠层介质层和控制栅；位于所述存储单元两侧的侧墙；位于所述存储单元上、且覆盖所述侧墙的保护层。本发明所提供的OTP器件，在存储单元及侧墙上覆盖有保护层，所述保护层可阻挡存储单元外围的可动离子对存储单元内的电荷造成影响，同时避免存储单元内的电荷泄露，因此，所述保护层能够提高存储单元保存电荷的能力，即可提高OTP器件的数据保持力。

公开(公告)号：CN102543884B

公开(公告)日：2013-11-27

申请号：CN201010593583.5

申请日：2010-12-17

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 王智勇 ,  王德进 ,  张磊

IPC: H01L21/8246 ,  H01L21/316 ,  C23C16/42

Abstract: 本发明实施例公开了一种OTP器件制造方法，该方法包括：提供基底，所述基底上包括选择栅和浮栅；通过预沉积和主沉积两个工艺过程在所述浮栅上形成硅化金属阻挡层；其中，所述预沉积工艺过程用于稳定腔体工艺状态，所述主沉积工艺过程用于增加形成硅化金属阻挡层的厚度。通过本发明所提供的OTP器件制造方法，能够在所述浮栅上形成较厚的硅化金属阻挡层，从而可避免后续等离子体的轰击而形成较多的损伤和缺陷，在OTP器件被编程后，可避免浮栅中的电荷泄露出去，避免了漏电流的增加，进而提高了OTP器件的使用寿命。

公开(公告)号：CN102543884A

公开(公告)日：2012-07-04

申请号：CN201010593583.5

申请日：2010-12-17

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 王智勇 ,  王德进 ,  张磊

IPC: H01L21/8246 ,  H01L21/316 ,  C23C16/42

Abstract: 本发明实施例公开了一种OTP器件制造方法，该方法包括：提供基底，所述基底上包括选择栅和浮栅；通过预沉积和主沉积两个工艺过程在所述浮栅上形成硅化金属阻挡层；其中，所述预沉积工艺过程用于稳定腔体工艺状态，所述主沉积工艺过程用于增加形成硅化金属阻挡层的厚度。通过本发明所提供的OTP器件制造方法，能够在所述浮栅上形成较厚的硅化金属阻挡层，从而可避免后续等离子体的轰击而形成较多的损伤和缺陷，在OTP器件被编程后，可避免浮栅中的电荷泄露出去，避免了漏电流的增加，进而提高了OTP器件的使用寿命。

公开(公告)号：CN102082085A

公开(公告)日：2011-06-01

申请号：CN200910246102.0

申请日：2009-12-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 杜建 ,  菜建瓴 ,  李佳佳 ,  王德进 ,  张克云 ,  方浩

IPC: H01L21/265 ,  H01L21/336 ,  H01L21/266 ,  H01L21/82

CPC classification number: H01L21/26506 ,  H01L21/26513 ,  H01L21/2658 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种超浅结的形成方法，包括：提供半导体衬底；在所述半导体衬底中进行第一离子注入，形成第一注入区；对所述第一注入区进行第二离子注入，对所述第一注入区进行非晶化；对非晶化后的第一注入区进行第三离子注入，至此，形成超浅结结构。其中，所述第一离子为氟化亚硼离子，所述第二离子是为四价离子，所述第三离子为硼离子。本发明还提供一种PMOS晶体管的形成方法。

公开(公告)号：CN102916013A

公开(公告)日：2013-02-06

申请号：CN201110222832.4

申请日：2011-08-04

Applicant: 无锡华润上华半导体有限公司

Inventor： 张花威 ,  马春霞 ,  王德进

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明实施例公开了一种OTP器件及其制造方法，该OTP器件包括：基底；位于所述基底上的存储单元，所述存储单元包括：由下至上顺序排列的栅介质层、浮栅、叠层介质层和控制栅；位于所述存储单元两侧的侧墙；位于所述存储单元上、且覆盖所述侧墙的保护层。本发明所提供的OTP器件，在存储单元及侧墙上覆盖有保护层，所述保护层可阻挡存储单元外围的可动离子对存储单元内的电荷造成影响，同时避免存储单元内的电荷泄露，因此，所述保护层能够提高存储单元保存电荷的能力，即可提高OTP器件的数据保持力。

公开(公告)号：CN102810503A

公开(公告)日：2012-12-05

申请号：CN201110148152.2

申请日：2011-06-02

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 金宏峰 ,  张磊 ,  王德进

IPC: H01L21/762

Abstract: 本发明实施例公开了一种半导体器件制造方法，该方法包括：提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层；对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。本发明所提供的半导体器件制造方法，在STI工艺后，对基底上的垫氧化层进行部分漂洗，且使得漂洗后剩余垫氧化层的厚度满足预设要求，因此，该方法相对现有技术来说，减少了对垫氧化层进行漂洗的时间，且节省了清洗基底及在基底上生长氧化层的工艺步骤，这一方面可避免器件上的倒三角形尖角被撑大，进而避免器件“尖峰效应”的产生；另一方面可节约生产成本，缩短生产时间，提高产量。

公开(公告)号：CN102082086A

公开(公告)日：2011-06-01

申请号：CN200910188534.0

申请日：2009-12-01

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 侯欢 ,  王德进 ,  张克云 ,  刘福海

IPC: H01L21/28

Abstract: 本发明涉及一种半导体制造方法，首先对光刻胶显影区域上的富硅氧化物进行干法蚀刻；然后选用稀氟化氢溶液，对光刻板显影区域上的富硅氧化物剩余部分进行湿法蚀刻。本发明湿法蚀刻中采用蚀刻速率慢的稀氟化氢溶液对阻挡层光刻胶显影区域硅化物进行蚀刻，在蚀刻去掉阻挡层硅化物时不会在多晶层上产生坑状缺陷，从而解决栅氧化层完整性失效的问题。

公开(公告)号：CN102054723A

公开(公告)日：2011-05-11

申请号：CN200910207783.X

申请日：2009-10-30

Applicant: 无锡华润上华半导体有限公司 ,  无锡华润上华科技有限公司

Inventor： 蔡建瓴 ,  杜建 ,  王德进 ,  张克云 ,  方浩

IPC: H01L21/66 ,  H01L21/00 ,  G01Q30/02 ,  G01R31/26

Abstract: 本发明提供了一种MOS器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。利用本发明简化了检测步骤，提高了检测的精确度。

公开(公告)号：CN102930981A

公开(公告)日：2013-02-13

申请号：CN201110232289.6

申请日：2011-08-12

Applicant: 无锡华润上华半导体有限公司

Inventor： 秦仁刚 ,  王德进 ,  何波涌

IPC: H01G4/06

CPC classification number: H01L28/75 ,  C23C16/345 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02271 ,  H01L28/40

Abstract: 本发明公开了一种电容及其制作方法，该电容采用低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，取代现有ONO电容中氧化层-氮化层-氧化层的结构，具有较高的单位电容值。另外在制作该低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯结构时，由于采用温度相对较低的低压化学气相沉积方法制作而成，因此其整个工艺产生的热量相对较低，不足以使半导体器件产生偏移，更不会使得栅极金属层或金属化硅层产生剥落。因而本发明的电容及其制作方法，可以较好的应用在0.5μm及以下的PIP电容工艺中去。