-
公开(公告)号：CN102479677A
公开(公告)日：2012-05-30
申请号：CN201010564110.2
申请日：2010-11-29
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/02 , H01L21/316 , H01L29/78
CPC classification number: H01L23/291 , H01L21/265 , H01L21/2652 , H01L21/266 , H01L21/28238 , H01L2924/0002 , H01L2924/00
Abstract: 本发明实施例公开了一种半导体器件及其制造方法。所述半导体器件制造方法包括：提供基底；在所述基底内形成阱区；采用快速热氧化工艺在所述具有阱区的基底上形成用于修复基底的氧化层；去除所述氧化层。所述半导体器件包括：基底；位于基底内的阱区；位于基底上的栅氧化层，所述栅氧化层形成在通过氧化层修复后的基底上。本发明所提供的半导体器件制造方法，采用快速热氧化工艺代替传统的快速热退火工艺，可使得受损的基底得到修复，进而可提高后续生长的栅氧化层的可靠性。
-
公开(公告)号：CN102054723B
公开(公告)日：2012-10-17
申请号：CN200910207783.X
申请日：2009-10-30
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Abstract: 本发明提供了一种MOS器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。利用本发明简化了检测步骤，提高了检测的精确度。
-
公开(公告)号：CN102569160A
公开(公告)日：2012-07-11
申请号：CN201010599115.9
申请日：2010-12-21
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Inventor： 杜建
IPC: H01L21/762 , H01L21/265
Abstract: 本实施例公开了一种半导体器件制作方法，包括：提供基底，所述基底包括STI浅沟槽；在所述STI浅沟槽的侧壁和底部注入离子，以改善注入离子处的基底材料的晶格结构；在所述基底表面上形成STI浅槽隔离区。本发明实施例通过在所述STI浅沟槽的侧壁和底部注入离子，通过离子对晶格的撞击，破坏了注入离子处的基底材料的晶格结构，由于基底材料晶格结构的变化，即应力的受体发生变化，从而减小了基底材料与STI浅槽隔离区之间产生的应力，即改善了STI应力效应，提高了半导体器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN102082085A
公开(公告)日：2011-06-01
申请号：CN200910246102.0
申请日：2009-12-01
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/265 , H01L21/336 , H01L21/266 , H01L21/82
CPC classification number: H01L21/26506 , H01L21/26513 , H01L21/2658 , H01L29/6659 , H01L29/7833
Abstract: 一种超浅结的形成方法，包括：提供半导体衬底；在所述半导体衬底中进行第一离子注入，形成第一注入区；对所述第一注入区进行第二离子注入，对所述第一注入区进行非晶化；对非晶化后的第一注入区进行第三离子注入，至此，形成超浅结结构。其中，所述第一离子为氟化亚硼离子，所述第二离子是为四价离子，所述第三离子为硼离子。本发明还提供一种PMOS晶体管的形成方法。
-
公开(公告)号：CN102049729A
公开(公告)日：2011-05-11
申请号：CN200910198394.5
申请日：2009-11-06
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: B24B37/04 , H01L21/302
Abstract: 一种研磨方法，包括如下步骤：测试一研磨设备的实际研磨速率Vr1；根据所述实际研磨速率Vr1计算其后一阶段的实际研磨时间T2。本发明的优点在于，通过在每个时间段内都测试实际的研磨速率，并在每个时间段都能够根据前面的实际研磨速率去调整该阶段的参考研磨速率，达到获得精确的研磨厚度的目的。
-
公开(公告)号：CN102569160B
公开(公告)日：2014-12-31
申请号：CN201010599115.9
申请日：2010-12-21
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Inventor： 杜建
IPC: H01L21/762 , H01L21/265
Abstract: 本发明公开了一种半导体器件制作方法，包括：提供基底，所述基底包括STI浅沟槽；在所述STI浅沟槽的侧壁和底部注入离子，以改善注入离子处的基底材料的晶格结构；在所述基底表面上形成STI浅槽隔离区。本发明实施例通过在所述STI浅沟槽的侧壁和底部注入离子，通过离子对晶格的撞击，破坏了注入离子处的基底材料的晶格结构，由于基底材料晶格结构的变化，即应力的受体发生变化，从而减小了基底材料与STI浅槽隔离区之间产生的应力，即改善了STI应力效应，提高了半导体器件的性能。
-
公开(公告)号：CN102054723A
公开(公告)日：2011-05-11
申请号：CN200910207783.X
申请日：2009-10-30
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
Abstract: 本发明提供了一种MOS器件掺杂缺陷的检测方法，包括步骤：预先建立缺陷模型库；提供待检测MOS器件，所述待检测MOS器件包括位于半导体器件上与半导体器件连通的金属插塞；利用扫描电子显微镜对所述MOS器件表面进行测试得到测试图，所述测试图包括金属插塞对应的图形；利用所述测试图和所述缺陷模型图比对，当所述测试图中金属插塞对应的图形和所述缺陷模型图中金属插塞对应的图形亮度越接近，则所述待检测MOS器件存在掺杂缺陷的区域和该缺陷模型图对应的MOS器件缺失的掺杂区域越接近。利用本发明简化了检测步骤，提高了检测的精确度。
-
公开(公告)号：CN102049729B
公开(公告)日：2014-07-02
申请号：CN200910198394.5
申请日：2009-11-06
Applicant: 无锡华润上华半导体有限公司
IPC: B24B37/04 , H01L21/302
Abstract: 一种研磨方法，包括如下步骤：测试一研磨设备的实际研磨速率Vr1；根据所述实际研磨速率Vr1计算其后一阶段的实际研磨时间T2。本发明的优点在于，通过在每个时间段内都测试实际的研磨速率，并在每个时间段都能够根据前面的实际研磨速率去调整该阶段的参考研磨速率，达到获得精确的研磨厚度的目的。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.049 seconds)
