-
公开(公告)号：CN102931063B
公开(公告)日：2016-05-11
申请号：CN201110228673.9
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/28
Abstract: 本实施例公开了一种双栅介质层的制作方法，包括：提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；在所述基底表面上形成保护层；去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；在所述高压器件区的基底表面上形成高压器件的栅介质层；去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；在所述低压器件区的基底表面上形成低压器件的栅介质层。本发明实施例避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。
-
公开(公告)号：CN102931089B
公开(公告)日：2016-08-03
申请号：CN201110228658.4
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/336 , H01L21/3105 , H01L29/78
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法。所述LDMOS器件制造方法包括：提供基底；在所述基底上依次形成第一氧化硅层和第一氮化硅层；在所述基底上形成漂移区场氧化层；去除所述第一氮化硅层和第一氧化硅层；在所述基底上依次形成第二氧化硅层和第二氮化硅层；采用沟槽隔离工艺在所述基底上形成隔离区氧化层。本发明所提供的LDMOS器件制造方法，不仅可实现与0.18μm的工艺兼容，而且还能提高LDMOS器件耐压的均匀性。
-
公开(公告)号：CN102916013B
公开(公告)日：2016-01-20
申请号：CN201110222832.4
申请日：2011-08-04
Applicant: 无锡华润上华半导体有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明实施例公开了一种OTP器件及其制造方法，该OTP器件包括：基底；位于所述基底上的存储单元，所述存储单元包括：由下至上顺序排列的栅介质层、浮栅、叠层介质层和控制栅；位于所述存储单元两侧的侧墙；位于所述存储单元上、且覆盖所述侧墙的保护层。本发明所提供的OTP器件，在存储单元及侧墙上覆盖有保护层，所述保护层可阻挡存储单元外围的可动离子对存储单元内的电荷造成影响，同时避免存储单元内的电荷泄露，因此，所述保护层能够提高存储单元保存电荷的能力，即可提高OTP器件的数据保持力。
-
公开(公告)号：CN102931089A
公开(公告)日：2013-02-13
申请号：CN201110228658.4
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/336 , H01L21/3105 , H01L29/78
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法。所述LDMOS器件制造方法包括：提供基底；在所述基底上依次形成第一氧化硅层和第一氮化硅层；在所述基底上形成漂移区场氧化层；去除所述第一氮化硅层和第一氧化硅层；在所述基底上依次形成第二氧化硅层和第二氮化硅层；采用沟槽隔离工艺在所述基底上形成隔离区氧化层。本发明所提供的LDMOS器件制造方法，不仅可实现与0.18μm的工艺兼容，而且还能提高LDMOS器件耐压的均匀性。
-
公开(公告)号：CN102931063A
公开(公告)日：2013-02-13
申请号：CN201110228673.9
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/28
Abstract: 本实施例公开了一种双栅介质层的制作方法，包括：提供基底，所述基底包括本体层和位于所述本体层表面内的隔离沟槽STI，所述隔离沟槽将高压器件区和低压器件区隔离开；在所述基底表面上形成保护层；去除位于所述高压器件区的保护层材料，暴露出位于所述高压器件区的基底材料；在所述高压器件区的基底表面上形成高压器件的栅介质层；去除位于所述低压器件区的保护层材料，暴露出位于所述低压器件区的基底材料；在所述低压器件区的基底表面上形成低压器件的栅介质层。本发明实施例避免了较厚的栅介质层形成过程中对低压器件区的不良影响，提高了低压工艺平台对高压工艺的兼容度，保证了在工艺集成过程中原有工艺平台的稳定性。
-
Patent Agency Ranking
公开(公告)号：CN102569075B
公开(公告)日：2015-09-09
申请号：CN201010589182.2
申请日：2010-12-15
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L21/762 , H01L29/78 , H01L29/06
CPC classification number: H01L21/76224 , H01L29/0653 , H01L29/0847 , H01L29/66659 , H01L29/7835
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法。所述方法包括：提供基底，所述基底包括本体层、外延层及位于外延层中的深阱区；在所述外延层上依次形成隔离介质层及硬掩膜层；采用具有漂移区图案的掩膜版在所述外延层中的深阱区内形成浅沟槽；在所述浅沟槽内形成浅沟槽介质层。本发明所提供的LDMOS器件制造方法，能够生产出关键尺寸为0.18μm或0.18μm以下的器件；且在后续进行CMP工艺时，可以实现基底表面的全局平坦化，减小了工艺缺陷的发生。
-
公开(公告)号：CN106291265A
公开(公告)日：2017-01-04
申请号：CN201510244075.9
申请日：2015-05-13
Applicant: 无锡华润上华半导体有限公司
IPC: G01R31/12
Abstract: 一种DC-DC电路中开关管的耐压测试方法，包括：根据DC-DC电路的结构进行流片以完成晶圆片的制作；将所述晶圆片与传输线脉冲发生器连接；记录传输线脉冲发生器输出的测试数据，所述测试数据包括维持电压和维持电流；根据所述测试数据获取DC-DC电路中开关管的耐压结果。本发明可以缩短开发周期、降低成本。
-
公开(公告)号：CN105869988A
公开(公告)日：2016-08-17
申请号：CN201510029289.4
申请日：2015-01-20
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/02
Abstract: 本发明提供一种半导体器件的制造方法，包括：提供衬底；在所述衬底上形成所述半导体器件；在所述衬底上形成所述半导体器件之前，在所述衬底表面形成低氧洁净区，所述半导体器件形成在所述低氧洁净区内。根据本发明的制造方法，对形成在普通的直拉单晶硅衬底的半导体器件的栅氧质量可靠性有明显改善，可以不用采购价格较贵的经过特殊处理的硅衬底，节约了半导体制造厂的材料成本。通过增加高温吸杂氧化的步骤，加速硅中氧的外扩散，在衬底表面形成一层低氧洁净区，减少了与氧有关的缺陷。另外，吸杂氧化不需要增加额外的设备，可以采用扩散炉管，与生产线工艺兼容。
-
公开(公告)号：CN102916013A
公开(公告)日：2013-02-06
申请号：CN201110222832.4
申请日：2011-08-04
Applicant: 无锡华润上华半导体有限公司
IPC: H01L27/115 , H01L21/8247
Abstract: 本发明实施例公开了一种OTP器件及其制造方法，该OTP器件包括：基底；位于所述基底上的存储单元，所述存储单元包括：由下至上顺序排列的栅介质层、浮栅、叠层介质层和控制栅；位于所述存储单元两侧的侧墙；位于所述存储单元上、且覆盖所述侧墙的保护层。本发明所提供的OTP器件，在存储单元及侧墙上覆盖有保护层，所述保护层可阻挡存储单元外围的可动离子对存储单元内的电荷造成影响，同时避免存储单元内的电荷泄露，因此，所述保护层能够提高存储单元保存电荷的能力，即可提高OTP器件的数据保持力。
-
公开(公告)号：CN102569075A
公开(公告)日：2012-07-11
申请号：CN201010589182.2
申请日：2010-12-15
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/336 , H01L21/762 , H01L29/78 , H01L29/06
CPC classification number: H01L21/76224 , H01L29/0653 , H01L29/0847 , H01L29/66659 , H01L29/7835
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法。所述方法包括：提供基底，所述基底包括本体层、外延层及位于外延层中的深阱区；在所述外延层上依次形成隔离介质层及硬掩膜层；采用具有漂移区图案的掩膜版在所述外延层中的深阱区内形成浅沟槽；在所述浅沟槽内形成浅沟槽介质层。本发明所提供的LDMOS器件制造方法，能够生产出关键尺寸为0.18μm或0.18μm以下的器件；且在后续进行CMP工艺时，可以实现基底表面的全局平坦化，减小了工艺缺陷的发生。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
