-
公开(公告)号：CN102110686B
公开(公告)日：2012-11-28
申请号：CN201010593440.4
申请日：2010-12-17
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L27/02
CPC classification number: H01L27/0623 , H01L27/0262 , H01L29/1016 , H01L29/749 , H01L29/87
Abstract: 本发明提供一种提高维持电压的基于可控硅整流器(SCR)集成电路的静电保护器件，其中的高压器件静电放电保护结构对传统的高压保护器件结构进行改进，在原有的SCR的阳极端下面增加一个N注入区，提高SCR阳极下部的电子浓度。解决了传统的集成电路的静电保护器件维持电压低的问题，通过调整该注入的剂量，降低原有器件的ESD触发电压及提高其维持电压，本发明提升集成电路静电放电保护能力和对闩锁效应的抵御能力。
-
公开(公告)号：CN102110686A
公开(公告)日：2011-06-29
申请号：CN201010593440.4
申请日：2010-12-17
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L27/02
CPC classification number: H01L27/0623 , H01L27/0262 , H01L29/1016 , H01L29/749 , H01L29/87
Abstract: 本发明提供一种提高维持电压的基于可控硅整流器(SCR)集成电路的静电保护器件，其中的高压器件静电放电保护结构对传统的高压保护器件结构进行改进，在原有的SCR的阳极端下面增加一个N注入区，提高SCR阳极下部的电子浓度。解决了传统的集成电路的静电保护器件维持电压低的问题，通过调整该注入的剂量，降低原有器件的ESD触发电压及提高其维持电压，本发明提升集成电路静电放电保护能力和对闩锁效应的抵御能力。
-
Patent Agency Ranking
公开(公告)号：CN106291265A
公开(公告)日：2017-01-04
申请号：CN201510244075.9
申请日：2015-05-13
Applicant: 无锡华润上华半导体有限公司
IPC: G01R31/12
Abstract: 一种DC-DC电路中开关管的耐压测试方法，包括：根据DC-DC电路的结构进行流片以完成晶圆片的制作；将所述晶圆片与传输线脉冲发生器连接；记录传输线脉冲发生器输出的测试数据，所述测试数据包括维持电压和维持电流；根据所述测试数据获取DC-DC电路中开关管的耐压结果。本发明可以缩短开发周期、降低成本。
-
公开(公告)号：CN106206561A
公开(公告)日：2016-12-07
申请号：CN201510213256.5
申请日：2015-04-29
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L27/0262 , H01L29/402 , H01L29/7817 , H01L29/87
Abstract: 本发明涉及一种LDMOS可控硅结构的静电保护器件，包括P型衬底，所述衬底上N阱、P阱，搭接于所述P阱上且延伸至所述N阱边缘的栅极，设于所述N阱内的第一N+结构和第一P+结构，设于所述P阱内的第二N+结构和第二P+结构，所述第一N+结构为漏极N+结构，所述第一P+结构为漏极P+结构，所述第二N+结构为源极N+结构，所述第二P+结构为源极P+结构，所述漏极P+结构到所述栅极的距离大于所述漏极N+结构到所述栅极的距离。本发明LDMOS-SCR的漏极P+结构到栅极的距离大于漏极N+结构到栅极的距离，不易形成穿通，因此可以确保击穿电压BV。
-
公开(公告)号：CN102931234B
公开(公告)日：2016-01-20
申请号：CN201110228634.9
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0847 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法，该器件包括：基底，所述基底包括第一阱区、位于所述第一阱区表面内的第二阱区、位于所述第二阱区表面内的掺杂区、位于所述掺杂区周边的场氧以及位于所述场氧下方的漂移区；位于所述掺杂区表面内的漏区，所述漏区边缘与所述漂移区边缘具有一定距离。本发明改变了增加了漏区边缘与漂移区边缘的距离，从而增大了漏区边缘与漂移区边缘之间的电阻，增大了漏区边缘与漂移区边缘之间的电流的流通路径，也就提高了器件的维持电压，因此当发生ESD现象时，所述漏区与所述漂移区间的电流不再集中，从而使器件的发热量减小，即可避免烧坏器件，从而提高LDMOS器件对ESD的耐受能力。
-
公开(公告)号：CN104335346A
公开(公告)日：2015-02-04
申请号：CN201280073470.X
申请日：2012-10-22
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L23/60 , H01L27/0262 , H01L29/0692 , H01L29/7436 , H01L2924/0002 , H01L2924/00
Abstract: 一种用于静电放电保护的半导体器件，包括：基底和形成在所述基底中的第一阱和第二阱。所述第一阱与第二阱并排设置，且在一个界面接触。第一阱和第二阱分别具有第一导电类型和第二导电类型。第一重掺杂区和第二重掺杂区形成于所述第一阱中。第三重掺杂区和第四重掺杂区形成于所述第二阱中。所述第一，第二，第三和第四重掺杂区分别具有第一，第二，第二和第一导电类型。所述第一重掺杂区和第二重掺杂区的位置是沿着平行于界面的方向上相互错开的。
-
公开(公告)号：CN102931234A
公开(公告)日：2013-02-13
申请号：CN201110228634.9
申请日：2011-08-10
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/0847 , H01L29/42368 , H01L29/66659 , H01L29/7835
Abstract: 本发明实施例公开了一种LDMOS器件及其制造方法，该器件包括：基底，所述基底包括第一阱区、位于所述第一阱区表面内的第二阱区、位于所述第二阱区表面内的掺杂区、位于所述掺杂区周边的场氧以及位于所述场氧下方的漂移区；位于所述掺杂区表面内的漏区，所述漏区边缘与所述漂移区边缘具有一定距离。本发明改变了增加了漏区边缘与漂移区边缘的距离，从而增大了漏区边缘与漂移区边缘之间的电阻，增大了漏区边缘与漂移区边缘之间的电流的流通路径，也就提高了器件的维持电压，因此当发生ESD现象时，所述漏区与所述漂移区间的电流不再集中，从而使器件的发热量减小，即可避免烧坏器件，从而提高LDMOS器件对ESD的耐受能力。
-
-
-
-
-
-
Search Results
7
records
(took 0.028 seconds)
