公开(公告)号：CN114467182A

公开(公告)日：2022-05-10

申请号：CN202180005544.5

申请日：2021-04-01

Applicant: 富士电机株式会社

Inventor： 内田美佐稀 ,  吉村尚 ,  泷下博 ,  洼内源宜 ,  根本道生

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/322 ,  H01L21/265

Abstract: 提供一种半导体装置，其具备：第一导电型的缓冲区，其配置于半导体基板的下表面侧，并具有两个以上的掺杂浓度峰；第一导电型的高浓度区，其配置于缓冲区与半导体基板的上表面之间，在深度方向上具有50μm以上的长度，且施主浓度比体施主浓度高；以及第一导电型或第二导电型的下表面区域，其配置于缓冲区与半导体基板的下表面之间，且掺杂浓度比高浓度区的掺杂浓度高，缓冲区的掺杂浓度峰中的最接近半导体基板的下表面的最浅掺杂浓度峰是浓度比其他的掺杂浓度峰高的氢施主的浓度峰，最浅掺杂浓度峰的峰浓度A与其他的掺杂浓度峰的平均峰浓度B之比A/B为200以下。

公开(公告)号：CN113632236A

公开(公告)日：2021-11-09

申请号：CN202080024662.6

申请日：2020-09-15

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  吉村尚 ,  泷下博 ,  目黑美佐稀 ,  根本道生 ,  安喰彻 ,  小野泽勇一

IPC: H01L29/36 ,  H01L21/265 ,  H01L21/324 ,  H01L27/06 ,  H01L27/08 ,  H01L27/082 ,  H01L29/739

Abstract: 本发明提供一种半导体装置，其具备具有上表面和下表面并包含体施主的半导体基板，半导体基板的深度方向上的氢化学浓度分布除了设置有局部的氢浓度峰的部分以外，从下表面到上表面为止是平坦的且单调地增加或单调地减小，半导体基板的施主浓度遍及从上表面到下表面为止的整个半导体基板而高于体施主浓度。可以以在深度方向上贯穿半导体基板的方式从半导体基板的上表面或下表面照射氢离子。

公开(公告)号：CN104716174A

公开(公告)日：2015-06-17

申请号：CN201410809118.9

申请日：2010-11-02

Applicant: 富士电机株式会社

Inventor： 根本道生 ,  吉村尚

IPC: H01L29/739 ,  H01L21/331 ,  H01L29/06 ,  H01L29/08

CPC classification number: H01L29/0611 ,  H01L21/263 ,  H01L21/268 ,  H01L21/3221 ,  H01L29/06 ,  H01L29/0684 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/868 ,  H01L29/885 ,  H01L29/66325

Abstract: 在n-漂移层(1)的一个主表面上形成p阳极层(2)。在n-漂移层(1)的另一主表面上形成杂质浓度大于n-漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n-漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n-漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。

公开(公告)号：CN102983159B

公开(公告)日：2016-01-13

申请号：CN201210567582.2

申请日：2009-01-22

Applicant: 富士电机株式会社

Inventor： 根本道生 ,  中泽治雄

IPC: H01L29/739 ,  H01L29/32 ,  H01L21/331 ,  H01L21/268

CPC classification number: H01L29/7397 ,  H01L21/263 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348

Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后，研磨FZ晶片的背面。然后，用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面，从而形成N＋第一缓冲层2以及N第二缓冲层12。然后，P＋集电极层3以及集电电极9在经质子照射表面形成。从N＋第一缓冲层2的净掺杂浓度被局部最大化的位置到P＋集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

公开(公告)号：CN102983159A

公开(公告)日：2013-03-20

申请号：CN201210567582.2

申请日：2009-01-22

Applicant: 富士电机株式会社

Inventor： 根本道生 ,  中泽治雄

IPC: H01L29/739 ,  H01L29/32 ,  H01L21/331 ,  H01L21/268

CPC classification number: H01L29/7397 ,  H01L21/263 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348

Abstract: 本发明涉及半导体器件及其制造方法。本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后，研磨FZ晶片的背面。然后，用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面，从而形成N＋第一缓冲层2以及N第二缓冲层12。然后，P＋集电极层3以及集电电极9在经质子照射表面形成。从N＋第一缓冲层2的净掺杂浓度被局部最大化的位置到P＋集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

公开(公告)号：CN101494223B

公开(公告)日：2013-02-06

申请号：CN200910009888.4

申请日：2009-01-22

Applicant: 富士电机株式会社

Inventor： 根本道生 ,  中泽治雄

IPC: H01L27/105 ,  H01L27/102 ,  H01L21/8249 ,  H01L21/268

CPC classification number: H01L29/7397 ,  H01L21/263 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66348

Abstract: 本发明提供一种其中在防止半导体基板断裂的同时可防止元件被快回现象毁坏的半导体器件。在MOS栅极结构在FZ晶片的正面形成之后，研磨FZ晶片的背面。然后，用质子照射并且用不同波长的两种类型的激光束同时照射经研磨的表面，从而形成N+第一缓冲层2以及N第二缓冲层12。然后，P+集电极层3以及集电电极9在经质子照射表面形成。从N+第一缓冲层2的净掺杂浓度被局部最大化的位置到P+集电极层3与N第二缓冲层12之间界面的距离被设置为在大于等于5μm且小于等于30μm的范围内。

公开(公告)号：CN113892184B

公开(公告)日：2025-02-25

申请号：CN202080038918.9

申请日：2020-12-10

Applicant: 富士电机株式会社

Inventor： 吉田浩介 ,  吉村尚 ,  泷下博 ,  内田美佐稀 ,  根本道生 ,  菅沼奈央 ,  洼内源宜

IPC: H10D12/00 ,  H10D30/66 ,  H10D8/00 ,  H10D8/20 ,  H10D84/63 ,  H10D84/40 ,  H10D84/03 ,  H01L21/265 ,  H10D30/01 ,  H10D8/01 ,  H10D12/01

Abstract: 提供一种半导体装置，其具备：半导体基板，其具有上表面和下表面，且包含氧；氢化学浓度的第一峰，其配置在半导体基板的下表面侧；以及平坦部，其配置于比第一峰更靠半导体基板的上表面侧的位置，并包含氢施主，且在半导体基板的深度方向上的施主浓度分布实质上(大致)为平坦，表示氧的氧化学浓度中有助于生成氢施主的氧化学浓度的比例的氧贡献率为1×10‑5以上且7×10‑4以下，在平坦部中，有助于生成氢施主的氧的浓度低于氢化学浓度，平坦部的氢施主浓度为2×1012/cm3以上且5×1014/cm3以下。

公开(公告)号：CN110462838B

公开(公告)日：2023-07-14

申请号：CN201880021352.1

申请日：2018-10-12

Applicant: 富士电机株式会社

Inventor： 田村隆博 ,  根本道生

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/76 ,  H01L29/06 ,  H01L29/12 ,  H01L29/78

Abstract: 提供一种半导体装置，其具备：半导体基板，其具有漂移区；晶体管部，其具有集电区；二极管部，其具有阴极区；以及边界部，其在半导体基板的上表面配置于晶体管部与二极管部之间，且具有集电区，在晶体管部的台面部和边界部的台面部设置有发射区和基区，基区在设置有发射区的台面部中具有基区与栅极沟槽部接触的部分即沟道部，将沟道部投影于边界部的台面部的上表面而得的区域在台面部的上表面中的密度比向晶体管部的台面部的上表面投影沟道部而得的区域的密度小。

公开(公告)号：CN113169123A

公开(公告)日：2021-07-23

申请号：CN202080005857.6

申请日：2020-05-15

Applicant: 富士电机株式会社

Inventor： 泷下博 ,  吉村尚 ,  目黑美佐稀 ,  根本道生

IPC: H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78 ,  H01L29/739 ,  H01L21/336

Abstract: 提供一种半导体装置，其具备设置有N型区的半导体基板，N型区是包括半导体基板的深度方向上的中央位置的区域，N型区在中央位置包含浓度为载流子浓度的0.001倍以上的受主。半导体装置能够通过如下制造方法制造，该制造方法具备：准备P型的半导体基板的准备步骤、以及通过向P型的半导体基板注入N型的杂质并进行热处理，从而形成包括半导体基板的深度方向上的中央位置的N型区的第一反转步骤。

公开(公告)号：CN105552115A

公开(公告)日：2016-05-04

申请号：CN201510906782.X

申请日：2010-11-02

Applicant: 富士电机株式会社

Inventor： 根本道生 ,  吉村尚

IPC: H01L29/32 ,  H01L29/36 ,  H01L29/66 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868 ,  H01L29/885 ,  H01L21/263

Abstract: 在n-漂移层(1)的一个主表面上形成p阳极层(2)。在n-漂移层(1)的另一主表面上形成杂质浓度大于n-漂移层(1)的n+阴极层(3)。在p阳极层(2)的表面上形成阳极电极(4)。在n+阴极层(3)的表面上形成阴极电极(5)。在n-漂移层(1)中形成净掺杂浓度大于晶片的体杂质浓度且小于n+阴极层(3)的体杂质浓度的n型宽缓冲区(6)。n-漂移层(1)的电阻率ρ0相对于额定电压V0满足0.12V0≤ρ0≤0.25V0。宽缓冲区(6)的净掺杂浓度总量大于或等于4.8×1011原子/cm2且小于或等于1.0×1012原子/cm2。