-
公开(公告)号：CN116940221A
公开(公告)日：2023-10-24
申请号：CN202210318382.7
申请日：2022-03-29
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种相变存储材料、相变存储单元和相变存储器。该相变存储材料包括Nbδ(GexSbyTez)1‑δ，其中，Nb的原子含量δ为0＜δ＜1，Nbδ(GexSbyTez)1‑δ中，0＜x≤10，0＜y≤10，0＜z≤10。该相变存储材料可实现相变存储器的多态存储，满足高精度神经形态计算的要求。
-
公开(公告)号：CN119543923A
公开(公告)日：2025-02-28
申请号：CN202411501508.X
申请日：2024-10-25
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H03L7/085 , H03L7/089 , H03L7/093 , H03L7/099 , H03K19/003
Abstract: 本发明涉及一种抗辐射加固的鉴频鉴相器电路，包括：第一D触发器电路、第二D触发器电路、C单元电路和频率锁定指示单元电路；第一D触发器电路和第二D触发器电路的结构相同，均包括依次连接的第一DICE锁存器电路和第二DICE锁存器电路，DICE锁存器电路由置零信号和时钟信号进行控制；C单元电路的两个输入端分别与第一D触发器电路和第二D触发器电路的输出端相连，其输出信号作为置零信号反馈回第一D触发器电路和第二D触发器电路；频率锁定指示单元电路的输入端分别与第一D触发器电路和第二D触发器电路的输出端相连，输出端输出频率锁定指示信号。本发明实现了鉴频鉴相器电路的抗辐射加固设计。
-
公开(公告)号：CN111463346B
公开(公告)日：2023-03-21
申请号：CN202010225621.5
申请日：2020-03-26
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H10N70/20
Abstract: 本发明涉及微纳电子技术领域，特别涉及一种OTS选通材料、OTS选通单元及其制备方法和存储器，所述OTS选通材料包括GeSe组分、As3Se4组分及掺杂元素(M)，所述OTS选通材料的化学通式为(GeSe)x(As3Se4)yMz，其中M为Ta、Si、Ge、Te、C、W、N、O、P中的一种或多种，x、y、z满足4
-
公开(公告)号：CN114944452A
公开(公告)日：2022-08-26
申请号：CN202210158712.0
申请日：2022-02-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明涉及一种阈值选通材料、阈值选通器件单元及其制备方法，所述阈值选通材料的化学通式为(InxTey)aM1‑a，其中0.1≤x/y≤1，0＜x＜100，0＜y＜100，x+y＝100，0＜a≤0.2，M为包括至少一种第六主族元素的阈值开关材料。本发明的阈值选通器件单元具有漏电流低、阈值电压低、选通比大、开启速度快等优点，而且器件的寿命及可靠性都得到了提高。
-
公开(公告)号：CN111326651A
公开(公告)日：2020-06-23
申请号：CN201811543070.6
申请日：2018-12-17
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种OTS材料、选通器单元及其制备方法，所述OTS材料为包括Ge、As、Se、Te、Si和P六种元素的化合物，所述OTS材料的化学通式为GeaAsbSecTexSiyPz，其中a、b、c、x、y、z均指元素的原子百分比，且5
-
Patent Agency Ranking
公开(公告)号：CN110846626A
公开(公告)日：2020-02-28
申请号：CN201911079293.6
申请日：2019-11-07
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供一种碳掺杂相变存储材料靶材及其制备方法，该靶材的制备方法包括以下步骤：获取相变原材料；将相变原材料按照化学计量比混合获得第一混合物，将第一混合物在设定温度下加热反应生成相变材料化合物；将相变材料化合物采用高能球磨或者气流磨的方法制成相变材料粉体；将相变材料粉体与石墨烯均匀混合制成第二混合物；将第二混合物通过真空热压烧结工艺制得靶材。如此，采用本申请提供的制备方法制备的靶材组份均一、靶材表面平整、粗糙度小、含氧量低。
-
公开(公告)号：CN106711325B
公开(公告)日：2019-10-01
申请号：CN201510792042.8
申请日：2015-11-17
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变薄膜材料、相变存储器单元及其制备方法，所述相变薄膜材料的通式为NixTiySbzTe100‑x‑y‑z，其中0＜x≤40，15≤y≤85，15≤z≤85，30≤x+y+z
-
公开(公告)号：CN109728162A
公开(公告)日：2019-05-07
申请号：CN201811626077.4
申请日：2018-12-28
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
Abstract: 本发明提供一种相变薄膜、相变存储单元及其制备方法及相变存储器，相变薄膜包括：至少一层Ge-Sb-Te层；至少一层C层；至少一层界面层，界面层位于相邻的Ge-Sb-Te层与C层之间并与二者相接触，界面层的成分包括C掺杂的Ge-Sb-Te。本发明的界面层，通过诱导部分C原子扩散进入Ge-Sb-Te层纳米层并取代Ge-Sb-Te层中的部分的Ge、Sb、Te元素，从而在界面形成有序、稳定的C掺杂Ge-Sb-Te结构。此外，体系仍然具有超晶格体系特点，从而可以基于其有效的调控得到的相变薄膜材料的相变性能，相变薄膜体系可调控出两态或三态等的存储特性，本发明所提供的超晶格结构相变薄膜可应用于相变存储器中，具有结晶温度可调、晶态电阻以及多态存储等特点。
-
公开(公告)号：CN105913119B
公开(公告)日：2018-04-17
申请号：CN201610210819.X
申请日：2016-04-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G06N3/063
Abstract: 本发明提供一种行列互联的异构多核心类脑芯片及其使用方法，所述类脑芯片中，连线模拟神经元网格中的突触，其中横向连线代表神经元的树突，纵向连线代表神经元的轴突；信号处理核心代表神经元细胞体的功能，其位于行列连线的对角线交叉位置，根据输入信号决定是否进入神经元的兴奋状态，并将兴奋的程度转化为输出电压输出到纵向连线；信号传输核心代表神经元的学习记忆功能，其位于所有编号不同的横向连线和纵向连线交叉点处，从纵向连线获取输入电压信号，经过特定算法计算后，将结果输出到横向连线上。所述使用方法包括学习模式和工作模式。本发明的行列互联的异构多核心类脑芯片能够记忆概念和概念之间的关系，并根据记忆内容，完成预测功能。
-
公开(公告)号：CN105655368A
公开(公告)日：2016-06-08
申请号：CN201610028134.3
申请日：2016-01-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/24 , H01L29/167 , H01L29/423 , H01L21/82
CPC classification number: H01L27/2409 , H01L21/82 , H01L27/2436 , H01L27/2445 , H01L29/167 , H01L29/4232
Abstract: 本发明提供一种三维堆叠相变存储阵列器件及其制备方法，所述三维堆叠相变存储阵列器件中，无结型晶体管的栅极采用控制栅极的阶梯式引出方式，形成SSL控制端，WL、BL和SSL的交界点处有一个相变存储单元，实现对每一个存储位点的读、写、擦操作。此外，栅极导电材料与绝缘介质层所构成的堆叠结构横跨在相邻的两个钨塞之上，实现了相变材料层的共用，最大程度地降低工艺成本，提升存储密度。本发明的三维堆叠相变存储阵列器件的制备方法与传统CMOS工艺兼容，无结型晶体管和相变单元的形成均为低温工艺，其热处理制程不会对外围电路造成性能漂移，并且无结型晶体管的沟道采用无浓度梯度重掺杂多晶硅材料，有效地避免了离子注入等掺杂工艺引入的额外光罩。
-
-
-
-
-
-
-
-
-
Search Results
113
records
(took 0.053 seconds)
