-
公开(公告)号：CN118280413A
公开(公告)日：2024-07-02
申请号：CN202211743369.2
申请日：2022-12-30
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器及电子设备。其中，存储器包括：第一存储单元、第一电流提供电路和第一信号产生电路，其中：第一信号产生电路的输出端与第一存储单元的第一端连接，第一存储单元的第二端接地，第一信号产生电路用于向第一存储单元施加第一操作电压；第一电流提供电路的第一端与第一存储单元的第一端连接，第一电流提供电路的第二端接地，第一电流提供电路用于在第一信号产生电路向第一存储单元施加第一操作电压时，使第一操作电流流经第一电流提供电路。本申请能够降低存储器的电阻漂移系数，从而提高存储器的存储精度和存储可靠性。
-
公开(公告)号：CN116798463A
公开(公告)日：2023-09-22
申请号：CN202210253442.1
申请日：2022-03-15
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上，让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压，且电压超过势垒高度的电压时，两个电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得两个电极之间的电压逐渐降低，在两个电极之间的电压降低到低于势垒高度的电压时，两个电极之间的通路断开。如果存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
-
公开(公告)号：CN118782120A
公开(公告)日：2024-10-15
申请号：CN202310396391.2
申请日：2023-04-04
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器编程方法和装置，该方法包括：对每个待编程的寻址单元进行预编程得到一个编程值，编程值为电导值或电阻值；若根据读操作，确定一个待编程的寻址单元当前的编程值不在对应的目标区间的范围内，则利用逐级迭代的第一电脉冲进行补偿编程，更新当前的编程值，其中，目标区间根据各待编程的寻址单元待编程到的电阻值、电导值或目标态中的一种确定，当前的编程值包括通过预编程得到的编程值，或，通过逐级迭代更新的编程值；若根据读操作，确定一个待编程的寻址单元当前的编程值在对应的目标区间的范围内，或，确定逐级迭代的次数达到预设上限，则完成编程。能够提高存储器编程的速度，降低功耗。
-
公开(公告)号：CN116940221A
公开(公告)日：2023-10-24
申请号：CN202210318382.7
申请日：2022-03-29
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种相变存储材料、相变存储单元和相变存储器。该相变存储材料包括Nbδ(GexSbyTez)1‑δ，其中，Nb的原子含量δ为0＜δ＜1，Nbδ(GexSbyTez)1‑δ中，0＜x≤10，0＜y≤10，0＜z≤10。该相变存储材料可实现相变存储器的多态存储，满足高精度神经形态计算的要求。
-
公开(公告)号：CN114974340A
公开(公告)日：2022-08-30
申请号：CN202110221891.3
申请日：2021-02-27
Applicant: 华为技术有限公司
IPC: G11C11/16
Abstract: 本申请提供一种存储装置，包括多个存储单元、写电路和电源反馈电路；其中，存储单元，用于存储数据；写电路，连接多个存储单元，用于在一个写入周期中向多个存储单元中写入多位数据；电源反馈电路，连接写电路和多个存储单元，用于在写电路向多个存储单元执行写操作时，调节多个存储单元的写入电压，使写电路在一个写入周期中将多位数据写入多个存储单元。由于一个写入周期可以写入多位数据，因此提高了写入效率，缩短了存储装置的重配置时间。
-
Patent Agency Ranking
公开(公告)号：CN118053903A
公开(公告)日：2024-05-17
申请号：CN202211424129.6
申请日：2022-11-15
Abstract: 本申请提供了一种逻辑器件、逻辑电路和组合电路，通过分布在凸块周围的至少四个电极不仅可以提高逻辑器件的可靠性，而且可以优化逻辑器件的开关速度。同时，通过逻辑器件可以进一步构造逻辑电路，实现逻辑与、逻辑或、逻辑非等功能。逻辑器件可以包括基底和至少四个电极。基底设有凸块，基底和凸块可以分别采用铁电材料。至少四个电极可以分布在凸块周围。至少四个电极中每个电极的第一表面可以分别与凸块接触，且每个电极的第二表面可以分别与基底接触。
-
公开(公告)号：CN116981255A
公开(公告)日：2023-10-31
申请号：CN202210399341.5
申请日：2022-04-15
Applicant: 华为技术有限公司 , 中国科学院半导体研究所
Abstract: 本申请公开了一种存储器及其制造方法、电子设备。该存储器包括多个存储单元，该存储单元中的共振隧穿层包括沿远离衬底基板的方向依次层叠的第一量子阱结构层，第二量子阱结构层以及第三量子阱结构层。其中，第三量子阱结构层的厚度大于第二量子阱结构层的厚度，且小于第一量子阱结构层的厚度。基于共振隧穿层中3个量子阱结构层的厚度关系，可以使该3个量子阱结构层能够产生共振，从而确保存储单元中的沟道与浮栅能够基于共振隧穿的方式实现双向的电子交换，有效提高了沟道与浮栅交换电子的速率。并且，沟道与浮栅基于共振隧穿的方式交换电子所需加载至控制栅极的电压较小，有效降低了对存储单元进行编程和擦除操作时的功耗。
-
公开(公告)号：CN116189733A
公开(公告)日：2023-05-30
申请号：CN202111526612.0
申请日：2021-11-29
Applicant: 华为技术有限公司
IPC: G11C11/22 , H01L21/336 , H01L29/51 , H01L29/78
Abstract: 本申请实施例公开了一种铁电晶体管、数据读写方法、模型训练方法和器件，用于提高铁电晶体管的可靠性和耐用性。为解决上述技术问题，本申请实施例提供以下技术方案：铁电晶体管包括：衬底、背栅电极、背栅介电层、沟道层、源电极、漏电极、界面层、顶栅铁电层、顶栅电极；其中，背栅电极位于衬底的底部；背栅介电层位于衬底的上方；沟道层位于背栅介电层的上方；源电极和漏电极位于沟道层的上方的两侧；界面层位于沟道层的上方；顶栅铁电层位于界面层的上方，其中，界面层用于连接沟道层与顶栅铁电层；顶栅电极位于顶栅铁电层的上方。
-
公开(公告)号：CN114816650A
公开(公告)日：2022-07-29
申请号：CN202110113718.1
申请日：2021-01-27
Abstract: 一种资源调度方法及装置，在该方法中，资源调度装置从多个第一候选方案中选择第一参考方案。第一候选方案的综合值指示第一候选方案在多个评价指标下的综合性能，根据多个第一候选方案获得多个第二候选方案。根据每个第二候选方案的综合值和差异值，从多个第二候选方案中选择目标资源调度方案，并根据目标资源调度方案进行资源调度。每个第二候选方案的综合值指示第二候选方案在多个评价指标下的综合性能，第二候选方案的差异值指示第二候选方案与第一参考方案的差异程度。目标资源调度方案考虑了第二候选方案在多个评价指标下的综合表现和第二候选方案与第一参考方案的差异性，使得后续利用目标资源调度方案能够达到较佳的资源调度效果。
-
公开(公告)号：CN118678691A
公开(公告)日：2024-09-20
申请号：CN202310268159.0
申请日：2023-03-14
Abstract: 本申请涉及一种热辅助SOT‑MRAM器件、存储阵列以及存储芯片。器件包括：顶电极、至少一个磁隧道结、写电流通道层、隔热层和衬底，所述磁隧道结包括依次堆叠的参考层、隧穿层和磁性自由层，所述写电流通道层位于所述衬底上方，所述磁隧道结位于所述写电流通道层上方，所述顶电极位于所述磁隧道结上方，所述隔热层位于以下至少一个部位：所述写电流通道层下方、处于所述写电流通道层与所述衬底之间；所述写电流通道层上方且至少处于所述磁隧道结的两侧。能够降低SOT‑MRAM的写电流和功耗，并且写电流的减小可以减小写入晶体管的面积，增大存储密度。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.058 seconds)
