-
公开(公告)号：CN116798463A
公开(公告)日：2023-09-22
申请号：CN202210253442.1
申请日：2022-03-15
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上，让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压，且电压超过势垒高度的电压时，两个电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得两个电极之间的电压逐渐降低，在两个电极之间的电压降低到低于势垒高度的电压时，两个电极之间的通路断开。如果存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
-
公开(公告)号：CN116775264A
公开(公告)日：2023-09-19
申请号：CN202210242874.2
申请日：2022-03-11
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
IPC: G06F9/50
Abstract: 一种进程管理方法和电子设备。在该方法中，能在系统运行过程中实时将易失性内存中的进程数据迁移到非易失性内存。实施本申请提供的技术方案，在系统休眠时不需要打包备份内存中的数据，在系统唤醒或重启时也不需要解析重构数据，能快速休眠和唤醒系统。且即使面对意外掉电等情况而重启，也可以避免内存中的关键数据丢失，同样能提升系统唤醒或重启的速度。
-
公开(公告)号：CN116940221A
公开(公告)日：2023-10-24
申请号：CN202210318382.7
申请日：2022-03-29
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种相变存储材料、相变存储单元和相变存储器。该相变存储材料包括Nbδ(GexSbyTez)1‑δ，其中，Nb的原子含量δ为0＜δ＜1，Nbδ(GexSbyTez)1‑δ中，0＜x≤10，0＜y≤10，0＜z≤10。该相变存储材料可实现相变存储器的多态存储，满足高精度神经形态计算的要求。
-
公开(公告)号：CN115640839A
公开(公告)日：2023-01-24
申请号：CN202110819975.7
申请日：2021-07-20
Applicant: 华为技术有限公司
IPC: G06N3/067 , G06F1/3234
Abstract: 本申请实施例公开了一种存算一体电路、计算系统及计算方法，用以实现混合精度的存算一体，提高运算效率、降低功耗。存算一体电路包括：光调控计算模块，用于基于第一组权重系数对第一组光信号执行第一神经网络层计算，得到第二组光信号，其中，第一组光信号用于指示第一组数据，第二组光信号用于承载第一组计算结果；光电转换模块，用于接收第二组光信号，并将第二组光信号转换为第一组电信号；电调控计算模块，用于基于第二组权重系数对第一组电信号执行第二神经网络层计算。
-
公开(公告)号：CN115220368A
公开(公告)日：2022-10-21
申请号：CN202110431220.X
申请日：2021-04-21
Applicant: 华为技术有限公司
Abstract: 一种能量收集供电系统、管理方法以及管理设备。在该能量收集供电系统中，能量收集器与该多个外设设备以及管理设备连接，管理设备与该多个外设设备连接。能量收集器从环境中收集能量，为给该多个外设设备提供电量。管理设备检测能量收集器提供的能量，当检测到能量收集器提供的电量小于或等于阈值，控制多个外设设备中的至少部分外设设备从工作状态进入休眠状态，所述阈值是管理设备根据预先检测的多个外设设备进入休眠状态所需的电量确定的。本申请提供的能量收集供电系统能够保证该多个外设设备能够在能量收集器的电量不足的情况下，及时休眠，既能减少外设设备因突然中断工作所导致的损失，又能保证外设设备的工作时长。
-
Patent Agency Ranking
公开(公告)号：CN114974340A
公开(公告)日：2022-08-30
申请号：CN202110221891.3
申请日：2021-02-27
Applicant: 华为技术有限公司
IPC: G11C11/16
Abstract: 本申请提供一种存储装置，包括多个存储单元、写电路和电源反馈电路；其中，存储单元，用于存储数据；写电路，连接多个存储单元，用于在一个写入周期中向多个存储单元中写入多位数据；电源反馈电路，连接写电路和多个存储单元，用于在写电路向多个存储单元执行写操作时，调节多个存储单元的写入电压，使写电路在一个写入周期中将多位数据写入多个存储单元。由于一个写入周期可以写入多位数据，因此提高了写入效率，缩短了存储装置的重配置时间。
-
公开(公告)号：CN117008873A
公开(公告)日：2023-11-07
申请号：CN202210467078.9
申请日：2022-04-29
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种概率比特单元电路、概率比特电路系统及其控制方法，用于实现概率比特单元电路之间的相互级联，从而提高计算并行度，降低迭代时延和功耗。本申请提供一种概率比特单元电路，其具体包括至少两个第一晶体管、概率比特器件、输出器件；其中，所述至少两个第一晶体管的栅极为所述概率比特单元电路输入端，所述输入端输入模拟信号；所述至少两个第一晶体管的源漏极中的一端与所述概率比特器件的底端以及所述输出器件的输入端相连，所述至少两个第一晶体管的源漏极中的另一端接地，所述输出器件的输出端输出数字信号。
-
公开(公告)号：CN116936617A
公开(公告)日：2023-10-24
申请号：CN202210332164.9
申请日：2022-03-30
IPC: H01L29/423 , H01L29/417 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本申请提供一种全铁电晶体管、制作方法及电子设备，涉及集成电路技术领域，用于提高晶体管中电畴的翻转速度和晶体管的导通速度。该全铁电晶体管包括：铁电基底，以及位于该铁电基底上的铁电凸块、源电极、漏电极和栅电极；其中，该源电极和该漏电极位于该铁电凸块的第一侧面，该栅电极位于该铁电凸块的且与该第一侧面相背的第二侧面；该铁电凸块包括具有该第一侧面的第一界面层、具有该第二侧面的第二界面层、以及位于该第一界面层和该第二界面层之间的第三界面层，该第一界面层和该第二界面层均具有易失性的第一电畴，该第三界面层具有非易失性的第二电畴。
-
公开(公告)号：CN116867341A
公开(公告)日：2023-10-10
申请号：CN202210290818.6
申请日：2022-03-23
Applicant: 华为技术有限公司 , 北京元芯碳基集成电路研究院
Abstract: 本申请实施例提供了氧化钇材料在制备晶体管中的应用，其中，氧化钇材料可以用作制备晶体管过程中的硬掩膜。采用氧化钇材料作晶体管制造过程中的硬掩膜，可以解决光刻胶作为晶体管的微结构的刻蚀掩膜时存在的抗刻蚀能力不足、残余物难以去除的问题，以及解决常规的无机硬掩膜存在的热预算过高、可能破坏晶体管结构的问题。本申请实施例还提供了晶体管及其制造方法。
-
公开(公告)号：CN113742791A
公开(公告)日：2021-12-03
申请号：CN202010478080.7
申请日：2020-05-29
Applicant: 华为技术有限公司
IPC: G06F21/73
Abstract: 本申请提供一种PUF电路、芯片、设备及挑战响应对生成方法，该PUF电路包括：RRAM单元、测量电路和存储器；测量电路分别与RRAM单元和存储器连接。测量电路用于检测RRAM单元在预设限制电流以及预设电压下处于易失存储状态的时间，并生成与时间对应的数字量；存储器用于将数字量作为PUF的响应进行存储，并确定与响应对应的挑战，实现了一种具有大量CRP，同时CPR之间没有相关性，可以容忍建模攻击的PUF。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.056 seconds)
