存储器编程方法和装置
    1.
    发明公开

    公开(公告)号:CN118782120A

    公开(公告)日:2024-10-15

    申请号:CN202310396391.2

    申请日:2023-04-04

    Abstract: 本申请提供了一种存储器编程方法和装置,该方法包括:对每个待编程的寻址单元进行预编程得到一个编程值,编程值为电导值或电阻值;若根据读操作,确定一个待编程的寻址单元当前的编程值不在对应的目标区间的范围内,则利用逐级迭代的第一电脉冲进行补偿编程,更新当前的编程值,其中,目标区间根据各待编程的寻址单元待编程到的电阻值、电导值或目标态中的一种确定,当前的编程值包括通过预编程得到的编程值,或,通过逐级迭代更新的编程值;若根据读操作,确定一个待编程的寻址单元当前的编程值在对应的目标区间的范围内,或,确定逐级迭代的次数达到预设上限,则完成编程。能够提高存储器编程的速度,降低功耗。

    存储器及电子设备
    2.
    发明公开

    公开(公告)号:CN118280413A

    公开(公告)日:2024-07-02

    申请号:CN202211743369.2

    申请日:2022-12-30

    Abstract: 本申请提供了一种存储器及电子设备。其中,存储器包括:第一存储单元、第一电流提供电路和第一信号产生电路,其中:第一信号产生电路的输出端与第一存储单元的第一端连接,第一存储单元的第二端接地,第一信号产生电路用于向第一存储单元施加第一操作电压;第一电流提供电路的第一端与第一存储单元的第一端连接,第一电流提供电路的第二端接地,第一电流提供电路用于在第一信号产生电路向第一存储单元施加第一操作电压时,使第一操作电流流经第一电流提供电路。本申请能够降低存储器的电阻漂移系数,从而提高存储器的存储精度和存储可靠性。

    一种存储器、数据销毁方法和电子设备

    公开(公告)号:CN116798463A

    公开(公告)日:2023-09-22

    申请号:CN202210253442.1

    申请日:2022-03-15

    Abstract: 本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元,每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上,让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压,且电压超过势垒高度的电压时,两个电极之间的通路导通。当两个电极停止通入电压时,由于开关层的材料具有弛豫效应,使得两个电极之间的电压逐渐降低,在两个电极之间的电压降低到低于势垒高度的电压时,两个电极之间的通路断开。如果存储单元储存数据后,随着时间的推移,过了弛豫时间后,存储单元中存储的数据消除,实现存储单元中存储的数据自动销毁的效果。

    一种电流绝对值产生电路
    5.
    发明公开

    公开(公告)号:CN119536438A

    公开(公告)日:2025-02-28

    申请号:CN202411590368.8

    申请日:2024-11-08

    Abstract: 本发明涉及一种电流绝对值产生电路,包括:电流比较电路,用于根据基尔霍夫定律产生等于第二电流源和第一电流源的差值的第一电流;翻转电流比较电路,用于根据基尔霍夫定律产生等于第一电流源和第二电流源的差值的第二电流,电流绝对值输出电路,用于输出所述第一电流或所述第二电流的绝对值。本发明能够将实时测量的目标图像像素与训练目标像素之间差别转换成电流的差值。

    一种相变存储器自适位线钳位高速数据读出电路及方法

    公开(公告)号:CN118800298A

    公开(公告)日:2024-10-18

    申请号:CN202410776784.0

    申请日:2024-06-17

    Abstract: 本发明涉及一种相变存储器自适位线钳位高速数据读出电路及方法,其中,读出电路包括:自适应预充电控制电路、预充电支路、钳位电路、参考单元、目标相变存储单元和比较电路。其中,自适应预充电控制电路用于根据读脉冲信号、钳位电路的第一输出信号和钳位电路的第二输出信号自适应控制预充电信号PRC的状态;所述预充电支路根据所述预充电信号PRC对目标位线BL和参考位线BLB进行预充电;比较电路与所述钳位电路相连,用于将所述目标位线BL和参考位线BLB的电压进行比较,并输出读电压信号。本发明能够改善现有相变存储器数据读出电路的数据读取速度。

    一种用于电源管理芯片的软启动及漏电防护电路

    公开(公告)号:CN114024434A

    公开(公告)日:2022-02-08

    申请号:CN202111190984.0

    申请日:2021-10-13

    Abstract: 本发明涉及一种用于电源管理芯片的软启动及漏电防护电路,包括:功率管,其源极和漏极到阱区之间分别寄生了第一二极管和第二二极管,其源极或漏极作为输入节点,漏极或源极作为输出节点;第一开关管,其衬底与功率管的衬底相连,源极或漏极与输入节点相连,漏极或源极与功率管的衬底相连;第二开关管,其衬底与功率管的衬底相连,源极或漏极与输出节点相连,漏极或源极与功率管的衬底相连;通过电压比较电路、低电压检测锁定输出电路、软启动电路、衬底控制电路和栅极驱动电路相互配合控制功率管的状态实现软启动和漏电防护。

    一种差分相变存储单元结构、相变存储器及驱动方法

    公开(公告)号:CN113948136A

    公开(公告)日:2022-01-18

    申请号:CN202111191017.6

    申请日:2021-10-13

    Abstract: 本发明涉及一种差分相变存储单元结构、相变存储器及驱动方法。其中,差分相变存储单元结构的第一选通器件的栅端、第二选通器件的栅端和第三选通器件的栅端连接在一起作为差分相变存储单元结构的字线,第一选通器件的源端和第二选通器件的源端均接地,第三选通器件的漏极或源极、第一选通器件的漏极、以及第一相变电阻的第一端连接在一起,第三选通器件的源极或漏极、第二选通器件的漏极以及第二相变电阻的第一端连接在一起;第一相变电阻的第二端连接第一位线,第二电阻的第二端连接第二位线。本发明可以在无需外加参考电阻的条件下以较小的阵列面积实现高速驱动的存储器性能。

    一种非易失布尔逻辑两位乘法器及运算方法

    公开(公告)号:CN113380298A

    公开(公告)日:2021-09-10

    申请号:CN202110494509.6

    申请日:2021-05-07

    Abstract: 本发明涉及一种非易失布尔逻辑两位乘法器及运算方法,乘法器包括四个多阻态器件、选通器件和外围控制电路,多阻态器件的一端作为顶端电极输入端,另一端与选通器件的漏端相连,选通器件的栅端作为多阻态器件的字线,源端连接底端电极输入端;多阻态器件用于实现非易失布尔逻辑运算,并将运算结果直接以多阻态器件的阻值状态进行存储;选通器件用于选通四个多阻态器件中的任意一个实现逻辑运算;外围控制电路,用于向选通的多阻态器件施加操作信号以使得多阻态器件实现逻辑操作,并在进行下一步逻辑操作之前进行状态级联使得前一步的计算结果作为下一步的逻辑输入存储在所述多阻态器件中。本发明使用少量的器件快捷实现非易失乘法操作。

Patent Agency Ranking