-
公开(公告)号：CN116798463A
公开(公告)日：2023-09-22
申请号：CN202210253442.1
申请日：2022-03-15
Applicant: 华为技术有限公司 , 中国科学院上海微系统与信息技术研究所
Abstract: 本申请提供了一种存储器、数据销毁方法和电子设备。所述存储器中有多个存储单元，每个存储单元是由两个电极和开关层构成。开关层是由Te、Se等单质、硫系化合物等材料中的至少一种组成。两个电极叠加在开关层上，让两个电极分别与开关层之间呈现出肖特基势垒特性。当两个电极通入电压，且电压超过势垒高度的电压时，两个电极之间的通路导通。当两个电极停止通入电压时，由于开关层的材料具有弛豫效应，使得两个电极之间的电压逐渐降低，在两个电极之间的电压降低到低于势垒高度的电压时，两个电极之间的通路断开。如果存储单元储存数据后，随着时间的推移，过了弛豫时间后，存储单元中存储的数据消除，实现存储单元中存储的数据自动销毁的效果。
-
公开(公告)号：CN116981255A
公开(公告)日：2023-10-31
申请号：CN202210399341.5
申请日：2022-04-15
Applicant: 华为技术有限公司 , 中国科学院半导体研究所
Abstract: 本申请公开了一种存储器及其制造方法、电子设备。该存储器包括多个存储单元，该存储单元中的共振隧穿层包括沿远离衬底基板的方向依次层叠的第一量子阱结构层，第二量子阱结构层以及第三量子阱结构层。其中，第三量子阱结构层的厚度大于第二量子阱结构层的厚度，且小于第一量子阱结构层的厚度。基于共振隧穿层中3个量子阱结构层的厚度关系，可以使该3个量子阱结构层能够产生共振，从而确保存储单元中的沟道与浮栅能够基于共振隧穿的方式实现双向的电子交换，有效提高了沟道与浮栅交换电子的速率。并且，沟道与浮栅基于共振隧穿的方式交换电子所需加载至控制栅极的电压较小，有效降低了对存储单元进行编程和擦除操作时的功耗。
-
公开(公告)号：CN117320528A
公开(公告)日：2023-12-29
申请号：CN202210700135.3
申请日：2022-06-20
Applicant: 华为技术有限公司 , 北京元芯碳基集成电路研究院
Abstract: 本申请实施例公开了一种晶体管及其制备方法、集成电路、电子设备，涉及半导体技术领域，用于减小晶体管的亚阈值摆幅，降低晶体管及集成电路的工作电压，降低集成电路的功耗。所述晶体管包括：沟道层、栅极、漏极、源极第一介质层及源极控制极。沟道层具有第一端和第二端。栅极位于沟道层的第一端和第二端之间，且与沟道层相交叠。漏极与沟道层的第一端电连接。源极与沟道层的第二端电连接，源极的材料包括一维结构的材料。第一介质层位于源极的一侧，且覆盖源极的至少一部分。源极控制极位于第一介质层远离源极的一侧，且与第一介质层及源极构成调节电容器。源极用于构成冷源，调节电容器用于调节源极中的载流子分布，以降低晶体管的亚阈值摆幅。
-
Patent Agency Ranking
公开(公告)号：CN116685147A
公开(公告)日：2023-09-01
申请号：CN202210166177.3
申请日：2022-02-21
Applicant: 华为技术有限公司
IPC: H10B51/30 , H01L29/78 , H01L21/336
Abstract: 本申请公开了一种存储器和一种存储器制备方法，能够提高存储器的保持特性和耐久性，增大读取窗口，提高存储阵列中多个采用二维材料情况下的该多个存储器的器件一致性。存储器包括：二维材料层、第一导体层；铁电层，位于二维材料层与第一导体层之间；电介质层，位于二维材料层与铁电层之间；源极和漏极，分别与二维材料层的两端电连接。
-
公开(公告)号：CN118076118A
公开(公告)日：2024-05-24
申请号：CN202211706190.X
申请日：2022-11-23
Applicant: 华为技术有限公司 , 北京元芯碳基集成电路研究院
Abstract: 本申请提供了一种芯片及其制备方法、终端设备，涉及半导体技术领域，利用金属氮化物作为碳纳米管晶体管的材料，可以提高碳纳米管晶体管的性能、工艺热容限、以及工艺窗口。该芯片包括碳纳米管晶体管。碳纳米管晶体管包括沟道层、源极、以及漏极。沟道层的材料包括碳纳米管，源极和漏极的材料包括具有导电性的金属氮化物。
-
公开(公告)号：CN117295342A
公开(公告)日：2023-12-26
申请号：CN202210686434.6
申请日：2022-06-16
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供一种晶体管和电子设备，涉及半导体技术领域，可以改善纳米管晶体管在栅长缩短至一定尺寸时的SS参数恶化问题。晶体管包括：衬底；位于衬底表面的源极、漏极和栅结构；栅结构包括栅极介质和围绕栅极介质的栅极；沟道，沟道为纳米管无序网状薄膜；沟道的两端分别连接于源极和漏极；栅极介质围绕沟道，且栅极介质位于栅极和沟道之间；晶体管的栅长≤5nm，栅长为栅极覆盖的沟道长度。
-
公开(公告)号：CN116936617A
公开(公告)日：2023-10-24
申请号：CN202210332164.9
申请日：2022-03-30
IPC: H01L29/423 , H01L29/417 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本申请提供一种全铁电晶体管、制作方法及电子设备，涉及集成电路技术领域，用于提高晶体管中电畴的翻转速度和晶体管的导通速度。该全铁电晶体管包括：铁电基底，以及位于该铁电基底上的铁电凸块、源电极、漏电极和栅电极；其中，该源电极和该漏电极位于该铁电凸块的第一侧面，该栅电极位于该铁电凸块的且与该第一侧面相背的第二侧面；该铁电凸块包括具有该第一侧面的第一界面层、具有该第二侧面的第二界面层、以及位于该第一界面层和该第二界面层之间的第三界面层，该第一界面层和该第二界面层均具有易失性的第一电畴，该第三界面层具有非易失性的第二电畴。
-
公开(公告)号：CN116867341A
公开(公告)日：2023-10-10
申请号：CN202210290818.6
申请日：2022-03-23
Applicant: 华为技术有限公司 , 北京元芯碳基集成电路研究院
Abstract: 本申请实施例提供了氧化钇材料在制备晶体管中的应用，其中，氧化钇材料可以用作制备晶体管过程中的硬掩膜。采用氧化钇材料作晶体管制造过程中的硬掩膜，可以解决光刻胶作为晶体管的微结构的刻蚀掩膜时存在的抗刻蚀能力不足、残余物难以去除的问题，以及解决常规的无机硬掩膜存在的热预算过高、可能破坏晶体管结构的问题。本申请实施例还提供了晶体管及其制造方法。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.046 seconds)
