-
公开(公告)号：CN112686364B
公开(公告)日：2023-12-08
申请号：CN201910995603.2
申请日：2019-10-18
Applicant: 华为技术有限公司
Abstract: 一种神经网络计算芯片及计算方法，该计算芯片包括平移电路和计算电路，通过平移电路对输入数据进行处理后，使得输入到计算电路中的数据的每个元素的取值都不是负数，满足计算电路中对输入数据的取值的限制条件，从而只需要执行一次计算即可获得计算结果，而不需要进行两次计算。因此，提高了神经网络的计算效率，减少神经网络运算的时延。
-
公开(公告)号：CN112580790B
公开(公告)日：2023-06-30
申请号：CN201910932314.8
申请日：2019-09-29
Applicant: 华为技术有限公司 , 中国科学院微电子研究所
IPC: G06N3/063
Abstract: 本申请公开了一种神经网络计算电路、芯片及系统，属于神经网络技术领域。该神经网络计算电路包括第一计算单元、第二计算单元和处理电路。所述第一计算单元用于根据第一计算单元的输入端电压、第一计算单元的输出端电压以及设置的第一权重值获得第一电流。所述第二计算单元用于根据第二计算单元的输入端电压、第二计算单元的输出端电压以及设置的第二权重值获得第二电流。所述处理电路，分别与第一计算单元的输出端和第二计算单元的输出端连接，用于根据第一电流和第二电流获取目标电流差，并根据目标电流差获取用于指示目标计算结果的输出电压，其中，目标计算结果用于指示神经元基于输入数据的权重值对输入数据的计算结果。
-
公开(公告)号：CN115640839A
公开(公告)日：2023-01-24
申请号：CN202110819975.7
申请日：2021-07-20
Applicant: 华为技术有限公司
IPC: G06N3/067 , G06F1/3234
Abstract: 本申请实施例公开了一种存算一体电路、计算系统及计算方法，用以实现混合精度的存算一体，提高运算效率、降低功耗。存算一体电路包括：光调控计算模块，用于基于第一组权重系数对第一组光信号执行第一神经网络层计算，得到第二组光信号，其中，第一组光信号用于指示第一组数据，第二组光信号用于承载第一组计算结果；光电转换模块，用于接收第二组光信号，并将第二组光信号转换为第一组电信号；电调控计算模块，用于基于第二组权重系数对第一组电信号执行第二神经网络层计算。
-
公开(公告)号：CN114974340A
公开(公告)日：2022-08-30
申请号：CN202110221891.3
申请日：2021-02-27
Applicant: 华为技术有限公司
IPC: G11C11/16
Abstract: 本申请提供一种存储装置，包括多个存储单元、写电路和电源反馈电路；其中，存储单元，用于存储数据；写电路，连接多个存储单元，用于在一个写入周期中向多个存储单元中写入多位数据；电源反馈电路，连接写电路和多个存储单元，用于在写电路向多个存储单元执行写操作时，调节多个存储单元的写入电压，使写电路在一个写入周期中将多位数据写入多个存储单元。由于一个写入周期可以写入多位数据，因此提高了写入效率，缩短了存储装置的重配置时间。
-
公开(公告)号：CN112686364A
公开(公告)日：2021-04-20
申请号：CN201910995603.2
申请日：2019-10-18
Applicant: 华为技术有限公司
Abstract: 一种神经网络计算芯片及计算方法，该计算芯片包括平移电路和计算电路，通过平移电路对输入数据进行处理后，使得输入到计算电路中的数据的每个元素的取值都不是负数，满足计算电路中对输入数据的取值的限制条件，从而只需要执行一次计算即可获得计算结果，而不需要进行两次计算。因此，提高了神经网络的计算效率，减少神经网络运算的时延。
-
Patent Agency Ranking
公开(公告)号：CN113497763B
公开(公告)日：2024-06-07
申请号：CN202010197503.8
申请日：2020-03-19
Applicant: 华为技术有限公司
IPC: H04L45/745
Abstract: 本申请实施例公开了一种路由查找装置、方法和数据转发设备，用以解决现有的路由查找方式一旦出现新的网络地址造成的查找不便以及存储工作量大的问题。该装置包括忆阻器阵列和连接所述忆阻器阵列的数据输入模块。所述忆阻器阵列包括用于存储多个路由表项的多行忆阻器单元。所述数据输入模块用于向忆阻器阵列输入第一输入数据和第二输入数据。所述忆阻器阵列用于接收第一电压和第二电压，在第一电压的作用下从多行忆阻器单元中存储的多个路由表项中确定与第一输入数据匹配的第一组路由表项，并在第二电压的作用下，从第一组路由表项对应的多行忆阻器单元中确定与第二输入数据匹配的目标路由表项。
-
公开(公告)号：CN116821048A
公开(公告)日：2023-09-29
申请号：CN202210282818.1
申请日：2022-03-22
Applicant: 华为技术有限公司
IPC: G06F15/80
Abstract: 本申请实施例涉及一种存算一体芯片，包括：具有开关网络和复用电容的存算阵列模块、读写模块、全局控制模块和输出模块。全局控制模块根据预先配置的控制信号控制开关网络中各开关的闭合，以使存算阵列模块处于存储模式。存算阵列模块接收模拟输入信号。根据控制信号和权重完成对模拟输入信号的运算，并根据复用电容和反馈信号叠加基准电压确定运算结果。其中，运算结果存储在复用电容中。输出模块将运算结果进行移位相加，确定数字输出信号，并将数字输出信号进行输出。本申请通过对存算阵列模块中的电容进行复用，可以去除SAR ADC中CAP DAC，从而在提升芯片算力的同时，可以进一步减小芯片所占面积。
-
公开(公告)号：CN116414352A
公开(公告)日：2023-07-11
申请号：CN202111676335.1
申请日：2021-12-31
Applicant: 华为技术有限公司
IPC: G06F7/544
Abstract: 本申请公开了一种电路、乘加器和电路优化方法，涉及电子设备领域，用于实现乘加器的功耗与精度的平衡。该电路包括数字加法电路和模拟加法电路；数字加法电路，用于将多组部分积中属于第一比特位范围的比特位按位进行数字累加，多组部分积为多个第一数值与多个第二数值分别相乘得到，第一比特位范围指一个第一数值和一个第二数值的乘积值的S个比特位，S为正整数，乘积值为一组部分积进行移位后按比特位累加得到；模拟加法电路，用于将多组部分积中属于第二比特位范围的各比特位的数值对应的模拟量按位进行模拟累加，第二比特位范围指乘积值的与第一比特位范围不重合的T个比特位，T为正整数，S+T小于或等于乘积值的位数。
-
公开(公告)号：CN116070556A
公开(公告)日：2023-05-05
申请号：CN202111283778.4
申请日：2021-11-01
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供了一种多级查找表电路，该电路可以应用于光模块、无线、神经网络等场景，该电路可以在上述场景中用于基于多个查找表求解目标函数的输出值，多个查找表包括第一查找表与第二查找表，目标函数的第一输入序列包括第一子集与第二子集；电路包括第一模块与第二模块。第一模块，用于基于第一子集与第一查找表确定第一函数的输出值，第一函数为目标函数中的嵌套函数。第二模块，用于基于第二子集、第二查找表以及第一函数的输出值确定目标函数的输出值。通过第一模块与第二模块的级联，可以减少目标函数对应电路的面积、延时和能耗。
-
公开(公告)号：CN113497763A
公开(公告)日：2021-10-12
申请号：CN202010197503.8
申请日：2020-03-19
Applicant: 华为技术有限公司
IPC: H04L12/741
Abstract: 本申请实施例公开了一种路由查找装置、方法和数据转发设备，用以解决现有的路由查找方式一旦出现新的网络地址造成的查找不便以及存储工作量大的问题。该装置包括忆阻器阵列和连接所述忆阻器阵列的数据输入模块。所述忆阻器阵列包括用于存储多个路由表项的多行忆阻器单元。所述数据输入模块用于向忆阻器阵列输入第一输入数据和第二输入数据。所述忆阻器阵列用于接收第一电压和第二电压，在第一电压的作用下从多行忆阻器单元中存储的多个路由表项中确定与第一输入数据匹配的第一组路由表项，并在第二电压的作用下，从第一组路由表项对应的多行忆阻器单元中确定与第二输入数据匹配的目标路由表项。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.023 seconds)
