公开(公告)号：CN103700633B

公开(公告)日：2017-10-24

申请号：CN201310452241.5

申请日：2013-09-27

Applicant: 三星电子株式会社

Inventor： 姜明成 ,  高廷旼 ,  朴商植 ,  金沅槿 ,  洪志硕

IPC: H01L23/31 ,  H01L23/29 ,  H01L25/065 ,  H01L21/56

CPC classification number: H01L23/28 ,  H01L21/486 ,  H01L21/563 ,  H01L23/147 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03009 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06582 ,  H01L2225/1017 ,  H01L2225/1041 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 提供了一种半导体封装件。所述半导体封装件包括：第一半导体芯片；第二半导体芯片，位于第一半导体芯片上；第三半导体芯片，位于第二半导体芯片上；第四半导体芯片，位于第三半导体芯片上。第一底填充层位于第二半导体芯片和第一半导体芯片之间；第二底填充层位于第三半导体芯片和第二半导体芯片之间；第三底填充层位于第四半导体芯片和第三半导体芯片之间。在一些实施例中，第二底填充层包括与第一底填充层和第三底填充层不同的材料。

公开(公告)号：CN113314482A

公开(公告)日：2021-08-27

申请号：CN202011294467.3

申请日：2020-11-18

Applicant: 三星电子株式会社

Inventor： 宋炫俊 ,  吴恩洁 ,  姜亨汶 ,  高廷旼

IPC: H01L23/367 ,  H01L25/065 ,  H01L21/56

Abstract: 提供了一种半导体封装件。所述半导体封装件可以包括封装基底、半导体芯片、信号凸块以及第一散热凸块和第二散热凸块。半导体芯片可以堆叠在封装基底的上表面上，具有呈不同的散热效率的第一区域和第二区域。第二温度可以比第一温度高。信号凸块可以布置在半导体芯片之间。第一散热凸块可以以第一节距布置在第一区域中的半导体芯片之间。第二散热凸块可以以比第一节距窄的第二节距布置在第二区域中的半导体芯片之间。从半导体芯片的第二区域产生的热可以通过可以彼此相对紧密地布置的第二散热凸块消散。

公开(公告)号：CN112447670A

公开(公告)日：2021-03-05

申请号：CN202010915149.8

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 赵允来 ,  梁辰列 ,  高廷旼 ,  白承德

IPC: H01L23/528

Abstract: 一种集成电路装置包括布线结构、第一布线间绝缘层、第二布线间绝缘层、再分布图案和覆盖绝缘层。布线结构包括具有多层布线结构的布线层和通孔插塞。第一布线间绝缘层围绕基板上的布线结构。第二布线间绝缘层在第一布线间绝缘层上，并且再分布通孔插塞通过第二布线间绝缘层连接到布线结构。再分布图案在第二布线间绝缘层上包括焊盘图案和虚设图案。各个图案的厚度大于各个布线层的厚度。覆盖绝缘层覆盖一些再分布图案。虚设图案是在平行于基板的水平方向上延伸的线的形式。

公开(公告)号：CN113078124A

公开(公告)日：2021-07-06

申请号：CN202110011435.6

申请日：2021-01-06

Applicant: 三星电子株式会社

Inventor： 姜亨汶 ,  高廷旼 ,  白承德 ,  金兑炯 ,  申仁夑

IPC: H01L23/31 ,  H01L25/07 ,  H01L23/498

Abstract: 一种半导体封装包括：基板；堆叠在基板上的多个半导体器件；多个底部填充圆角，设置在所述多个半导体器件之间以及在基板和所述多个半导体器件之间；以及围绕所述多个半导体器件的模制树脂。底部填充圆角中的至少一个从模制树脂的侧表面暴露。

公开(公告)号：CN112802800A

公开(公告)日：2021-05-14

申请号：CN202010862440.3

申请日：2020-08-25

Applicant: 三星电子株式会社

Inventor： 高廷旼 ,  姜亨汶 ,  朴商植 ,  宋炫俊

IPC: H01L23/13 ,  H01L23/31 ,  H01L25/065 ,  H01L25/18

Abstract: 一种半导体封装件包括：缓冲件；芯片堆叠件，所述芯片堆叠件安装在所述缓冲件上；粘合剂层，所述粘合剂层设置在所述缓冲件与所述芯片堆叠件之间；以及模塑材料，所述模塑材料围绕所述芯片堆叠件。所述缓冲件包括相邻于所述缓冲件的多个边缘设置的多个沟槽。每个所述沟槽比所述缓冲件的芯片区域的相应的相邻边缘短。

公开(公告)号：CN103700633A

公开(公告)日：2014-04-02

申请号：CN201310452241.5

申请日：2013-09-27

Applicant: 三星电子株式会社

Inventor： 姜明成 ,  高廷旼 ,  朴商植 ,  金沅槿 ,  洪志硕

IPC: H01L23/31 ,  H01L23/29 ,  H01L25/065 ,  H01L21/56

CPC classification number: H01L23/28 ,  H01L21/486 ,  H01L21/563 ,  H01L23/147 ,  H01L23/49811 ,  H01L23/49827 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/03009 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06568 ,  H01L2225/06582 ,  H01L2225/1017 ,  H01L2225/1041 ,  H01L2924/00014 ,  H01L2924/12042 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2224/11 ,  H01L2224/81 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 提供了一种半导体封装件。所述半导体封装件包括：第一半导体芯片；第二半导体芯片，位于第一半导体芯片上；第三半导体芯片，位于第二半导体芯片上；第四半导体芯片，位于第三半导体芯片上。第一底填充层位于第二半导体芯片和第一半导体芯片之间；第二底填充层位于第三半导体芯片和第二半导体芯片之间；第三底填充层位于第四半导体芯片和第三半导体芯片之间。在一些实施例中，第二底填充层包括与第一底填充层和第三底填充层不同的材料。

公开(公告)号：CN113314482B

公开(公告)日：2024-12-13

申请号：CN202011294467.3

申请日：2020-11-18

Applicant: 三星电子株式会社

Inventor： 宋炫俊 ,  吴恩洁 ,  姜亨汶 ,  高廷旼

IPC: H01L23/367 ,  H10B80/00 ,  H01L21/56

Abstract: 提供了一种半导体封装件。所述半导体封装件可以包括封装基底、半导体芯片、信号凸块以及第一散热凸块和第二散热凸块。半导体芯片可以堆叠在封装基底的上表面上，具有呈不同的散热效率的第一区域和第二区域。第二温度可以比第一温度高。信号凸块可以布置在半导体芯片之间。第一散热凸块可以以第一节距布置在第一区域中的半导体芯片之间。第二散热凸块可以以比第一节距窄的第二节距布置在第二区域中的半导体芯片之间。从半导体芯片的第二区域产生的热可以通过可以彼此相对紧密地布置的第二散热凸块消散。

公开(公告)号：CN115274390A

公开(公告)日：2022-11-01

申请号：CN202210291022.2

申请日：2022-03-23

Applicant: 三星电子株式会社

Inventor： 尹贵玹 ,  南象基 ,  徐权相 ,  张圣虎 ,  高廷旼 ,  金南均 ,  金泰铉 ,  白承翰 ,  安昇彬 ,  梁正模 ,  李昌宪 ,  全康民

IPC: H01J37/32

Abstract: 提供了一种等离子体约束环、包括该等离子体约束环的半导体制造设备以及使用该半导体制造设备制造半导体装置的方法。所述等离子体约束环包括下环、在下环上的上环以及延伸以将下环连接到上环的连接环。下环包括在下环的中心处竖直地穿透下环的下中心孔以及在下中心孔外部的区域中穿透下环的至少一个狭缝。狭缝被构造为在更靠近下环的中心的第一部分处比在更远离下环的中心的第二部分处通过更大量的空气或气体。