-
公开(公告)号:CN110071048B
公开(公告)日:2024-04-19
申请号:CN201910030665.X
申请日:2019-01-14
Applicant: 三星电子株式会社
Abstract: 公开了半导体封装以及制造该半导体封装的方法。制造半导体封装的方法可以包括:提供载体基板,该载体基板具有形成在载体基板的第一顶表面上的沟槽;在载体基板上提供第一半导体芯片;将至少一个第二半导体芯片安装在第一半导体芯片的第二顶表面上;涂覆模构件以围绕第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面;以及固化模构件以形成模层。该沟槽可以沿着第一半导体芯片的第一边缘提供。该模构件可以覆盖第一半导体芯片的底表面的第二边缘。
-
公开(公告)号:CN109796981B
公开(公告)日:2022-11-22
申请号:CN201811058676.0
申请日:2018-09-11
Applicant: 三星电子株式会社 , 圆益电子气体材料有限公司
IPC: C09K13/00 , H01L21/311
Abstract: 提供了一种蚀刻气体混合物、一种使用该蚀刻气体混合物形成图案的方法和一种使用该蚀刻气体混合物制造集成电路装置的方法,该蚀刻气体混合物包括:C1‑C3全氟烷基次氟酸酯;以及C1‑C10有机硫化合物,在该化合物中含有C‑S键。
-
-
公开(公告)号:CN105390478B
公开(公告)日:2020-11-17
申请号:CN201510497228.0
申请日:2015-08-13
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L25/16
Abstract: 提供了半导体装置,所述半导体装置包括:第一半导体基板,第一划片线区和第一芯片区限定在第一半导体基板中;第一对准记号,位于第一半导体基板内部并且位于第一划片线区中,以与第一半导体基板的上侧分隔开;第二半导体基板,位于第一半导体基板上,第二划片线区和第二芯片区限定在第二半导体基板中;第二对准记号,位于第二半导体基板内部并且位于第二划片线区中,以与第二半导体基板的上侧分隔开,其中,第二半导体基板位于第一半导体基板上,使得第一对准记号的位置和第二对准记号的位置彼此对应。
-
公开(公告)号:CN110071048A
公开(公告)日:2019-07-30
申请号:CN201910030665.X
申请日:2019-01-14
Applicant: 三星电子株式会社
IPC: H01L21/50 , H01L21/56 , H01L23/31 , H01L25/065
Abstract: 公开了半导体封装以及制造该半导体封装的方法。制造半导体封装的方法可以包括:提供载体基板,该载体基板具有形成在载体基板的第一顶表面上的沟槽;在载体基板上提供第一半导体芯片;将至少一个第二半导体芯片安装在第一半导体芯片的第二顶表面上;涂覆模构件以围绕第一半导体芯片的第一侧表面和所述至少一个第二半导体芯片的第二侧表面;以及固化模构件以形成模层。该沟槽可以沿着第一半导体芯片的第一边缘提供。该模构件可以覆盖第一半导体芯片的底表面的第二边缘。
-
公开(公告)号:CN109796981A
公开(公告)日:2019-05-24
申请号:CN201811058676.0
申请日:2018-09-11
Applicant: 三星电子株式会社 , 圆益电子气体材料有限公司
IPC: C09K13/00 , H01L21/311
Abstract: 提供了一种蚀刻气体混合物、一种使用该蚀刻气体混合物形成图案的方法和一种使用该蚀刻气体混合物制造集成电路装置的方法,该蚀刻气体混合物包括:C1-C3全氟烷基次氟酸酯;以及C1-C10有机硫化合物,在该化合物中含有C-S键。
-
公开(公告)号:CN105390478A
公开(公告)日:2016-03-09
申请号:CN201510497228.0
申请日:2015-08-13
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L25/16
CPC classification number: H01L23/544 , B23K26/53 , H01L21/76898 , H01L25/0657 , H01L2223/5442 , H01L2223/54426 , H01L2223/5446 , H01L2223/5448 , H01L2224/16225 , H01L2225/06541 , H01L2225/06593
Abstract: 提供了半导体装置,所述半导体装置包括:第一半导体基板,第一划片线区和第一芯片区限定在第一半导体基板中;第一对准记号,位于第一半导体基板内部并且位于第一划片线区中,以与第一半导体基板的上侧分隔开;第二半导体基板,位于第一半导体基板上,第二划片线区和第二芯片区限定在第二半导体基板中;第二对准记号,位于第二半导体基板内部并且位于第二划片线区中,以与第二半导体基板的上侧分隔开,其中,第二半导体基板位于第一半导体基板上,使得第一对准记号的位置和第二对准记号的位置彼此对应。
-
-
-
-
-
-