半导体封装件
    1.
    发明公开
    半导体封装件 审中-公开

    公开(公告)号:CN118248662A

    公开(公告)日:2024-06-25

    申请号:CN202311066451.0

    申请日:2023-08-22

    Abstract: 本公开提供了半导体封装件。在一些实施例中,一种半导体封装件包括:基底,包括第一区域和第二区域;第一焊盘,在第一区域上;第二焊盘,在第二区域上;第一介电层,在第一区域上并且包括使第一焊盘暴露的第一开口;第二介电层,在第二区域上并且包括使第二焊盘暴露的第二开口;第一凸块结构,在第一焊盘上并且在第一开口中;以及第二凸块结构,在第二焊盘上并且在第二开口中。第一介电层的厚度大于第二介电层的厚度。基底与第一凸块结构的最上端之间的距离长于基底与第二凸块结构的最上端之间的距离。

    中介层及包括中介层的半导体封装

    公开(公告)号:CN111755410A

    公开(公告)日:2020-10-09

    申请号:CN201911067933.1

    申请日:2019-11-04

    Abstract: 提供一种中介层以及半导体封装。中介层包括:基础基底;互连结构,位于基础基底的顶表面上且包括金属互连图案;上钝化层,位于互连结构上且具有压缩应力;下钝化层,位于基础基底的底表面下面,所述下钝化层具有比上钝化层的压缩应力小的压缩应力;下导电层,位于下钝化层下面;以及贯穿电极,穿透基础基底及下钝化层。所述贯穿电极将下导电层电连接到互连结构的金属互连图案。

    半导体封装件及其制造方法

    公开(公告)号:CN109087867B

    公开(公告)日:2024-09-03

    申请号:CN201810607736.3

    申请日:2018-06-13

    Abstract: 公开了半导体封装件及其制造方法。制造半导体封装件的方法包括在半导体器件的芯片焊盘上形成覆盖图案。半导体器件包括暴露芯片焊盘的一部分的钝化图案,覆盖图案覆盖芯片焊盘。所述方法还包括在覆盖图案上形成再分布层。形成再分布层的步骤包括:在覆盖图案和钝化图案上形成第一绝缘图案;通过对第一绝缘图案执行曝光工艺和显影工艺来在第一绝缘图案中形成第一开口,其中,所述第一开口暴露覆盖图案的一部分;以及在第一开口中形成再分布图案。

    中介层和具有中介层的半导体封装件

    公开(公告)号:CN112992862A

    公开(公告)日:2021-06-18

    申请号:CN202010772040.3

    申请日:2020-08-04

    Abstract: 提供了中介层和具有中介层的半导体封装件。所述中介层包括:基体层,具有第一表面和第二表面;重新分布结构,位于第一表面上;中介层保护层,位于第二表面上;垫布线层,位于中介层保护层上;中介层贯穿电极,穿过基体层和中介层保护层,并且将重新分布结构电连接到垫布线层;中介层连接端子,附着到垫布线层;以及布线保护层,包括第一部分、第二部分和第三部分,第一部分覆盖中介层保护层的与垫布线层相邻的部分,第二部分覆盖垫布线层的顶表面的部分,第三部分覆盖垫布线层的侧表面。第三部分设置在第一部分与第二部分之间。第一部分至第三部分具有彼此不同的厚度。

    半导体封装件
    7.
    发明公开
    半导体封装件 审中-公开

    公开(公告)号:CN112086448A

    公开(公告)日:2020-12-15

    申请号:CN202010431047.9

    申请日:2020-05-20

    Abstract: 一种半导体封装件包括基板和设置在所述基板上的内插件。所述内插件包括面向所述基板的第一表面和背对所述基板的第二表面。第一逻辑半导体芯片设置在所述内插件的所述第一表面上,并且在与所述基板的上表面垂直的第一方向上与所述基板间隔开。第一存储器封装件设置在所述内插件的所述第二表面上。第二存储器封装件设置在所述内插件的所述第二表面上,并且在与所述基板的所述上表面平行的第二方向上与所述第一存储器封装件间隔开。第一传热单元设置在所述基板的面向所述第一逻辑半导体芯片的表面上。所述第一传热单元在所述第一方向上与所述第一逻辑半导体芯片间隔开。

Patent Agency Ranking