公开(公告)号：CN104617134A

公开(公告)日：2015-05-13

申请号：CN201510103697.X

申请日：2008-12-12

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  王晓彬 ,  王薇 ,  苏毅 ,  丹尼尔·NG

IPC: H01L29/66 ,  H01L27/02 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L27/0255 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/66734 ,  H01L29/7808 ,  H01L29/7813 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种设置于一半导体衬底上的半导体功率组件，其包含有一设置于该半导体衬底顶面上的已图案化多晶硅层的一第一部份的静电放电（ESD）保护电路。这半导体功率组件更包含有一作为本体离子植入阻碍层的已图案化ESD多晶硅层的第二部分，以阻碍掺杂的本体离子进入位于该本体离子植入阻碍层下方的半导体衬底。在另一具体实施例中，位于半导体组件的边缘上的静电放电（ESD）多晶硅层更覆盖半导体组件边缘上的一切割道，由此于制作半导体组件时不再需要一钝化层，以减少图案化钝化层所需的掩膜。

公开(公告)号：CN103022156B

公开(公告)日：2015-02-11

申请号：CN201210337069.4

申请日：2012-09-13

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  苏毅 ,  金钟五 ,  常虹 ,  哈姆扎·依玛兹 ,  伍时谦

IPC: H01L29/872 ,  H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/823487 ,  H01L27/06 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872

Abstract: 本发明涉及一种带有集成肖特基势垒二极管的沟槽MOSFET器件，其中肖特基二极管包括一个形成在半导体衬底上的半导体层；形成在半导体层中的第一和第二沟槽，其中第一和第二沟槽内衬薄电介质层，并用沟槽导体层部分填充，第一电介质层填充第一和第二沟槽的剩余部分；以及一个形成在第一和第二沟槽之间的半导体层顶面上的肖特基金属层。所形成的肖特基二极管中，肖特基金属层作为阳极，第一和第二沟槽之间的半导体层作为阴极。每个第一和第二沟槽中的沟槽导体层电连接到肖特基二极管的阳极。在一个实施例中，所形成的肖特基二极管与沟槽场效应晶体管集成在同一个半导体衬底上。

公开(公告)号：CN101989598B

公开(公告)日：2013-06-26

申请号：CN201010245280.4

申请日：2010-07-28

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  苏毅 ,  大卫·格雷

IPC: H01L25/07 ,  H01L23/485 ,  H01L23/522 ,  H01L21/60

Abstract: 本发明涉及一种多晶片封装，具有多个引脚以及第一和第二半导体晶片，叠印并连接在一起，定义一个晶片堆叠。晶片堆叠具有相对的第一和第二边，每个第一和第二半导体晶片都带有栅极、漏极和源极区，以及栅极、漏极和源极接头。第一个对立边具有第二半导体晶片的漏极接头，漏极接头与第一套多个引脚电接触。第一半导体晶片的栅极、漏极和源极接头以及第二半导体晶片的栅极和源极接头，设置在第二个所述的对立边上，并与第二套多个引脚电接触。第一半导体晶片的源极引脚可以与第二半导体晶片的漏极引脚相同。

公开(公告)号：CN103021858A

公开(公告)日：2013-04-03

申请号：CN201110305952.0

申请日：2011-09-27

Applicant: 万国半导体股份有限公司

Inventor： 苏毅 ,  伍时谦 ,  安荷·叭剌 ,  鲁军

IPC: H01L21/336 ,  H01L29/78

Abstract: 本发明涉及一种功率半导体器件及其制备方法，更确切的说，本发明旨在提供一种减薄硅衬底来降低功率MOS晶体管导通电阻的方法及该方法所制备的功率MOS晶体管器件。由于在硅衬底形成有一个或多个底部凹槽，有效的减少了功率MOSFET晶体管的硅衬底导通电阻，并且与底部凹槽相匹配的基座进一步提供了对具有底部凹槽的功率MOSFET晶体管的封装能力。

公开(公告)号：CN102956708A

公开(公告)日：2013-03-06

申请号：CN201210286947.4

申请日：2012-08-13

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  苏毅 ,  伍时谦 ,  丹尼尔·卡拉夫特 ,  安荷·叭剌

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L23/647 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7803 ,  H01L29/7811 ,  H01L2224/0603 ,  H01L2224/4813 ,  H01L2224/48247 ,  H01L2224/4911 ,  H01L2224/49111 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/12032 ,  H01L2924/13091 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 一种屏蔽栅沟槽场效应晶体管可以形成在衬底上，具有一个外延层在衬底上，以及一个本体层在外延层上。形成在本体层和外延层中的沟槽，内衬电介质层。屏蔽电极形成在沟槽下部。通过电介质层使屏蔽电极绝缘。栅极电极形成在屏蔽电极上方的沟槽中，并通过额外的电介质层，与屏蔽电极绝缘。一个或多个源极区形成在本体层中，位于沟槽的侧壁附近。源极垫形成在本体层上方，电连接到一个或多个源极区，并与栅极电极和屏蔽电极绝缘。源极垫提供到源极区的外部接头。栅极垫提供到栅极电极的外部接头。屏蔽电极垫提供到屏蔽电极的外部接头。电阻元件可以电连接在封装中的屏蔽电极垫和源极引线之间。

公开(公告)号：CN101989598A

公开(公告)日：2011-03-23

申请号：CN201010245280.4

申请日：2010-07-28

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  苏毅 ,  大卫·格雷

IPC: H01L25/07 ,  H01L23/485 ,  H01L23/522 ,  H01L21/60

Abstract: 本发明涉及一种多晶片封装，具有多个引脚以及第一和第二半导体晶片，叠印并连接在一起，定义一个晶片堆叠。晶片堆叠具有相对的第一和第二边，每个第一和第二半导体晶片都带有栅极、漏极和源极区，以及栅极、漏极和源极接头。第一个对立边具有第二半导体晶片的漏极接头，漏极接头与第一套多个引脚电接触。第一半导体晶片的栅极、漏极和源极接头以及第二半导体晶片的栅极和源极接头，设置在第二个所述的对立边上，并与第二套多个引脚电接触。第一半导体晶片的源极引脚可以与第二半导体晶片的漏极引脚相同。

公开(公告)号：CN101661960A

公开(公告)日：2010-03-03

申请号：CN200810214822.4

申请日：2008-08-26

Applicant: 万国半导体股份有限公司

Inventor： 安荷·叭剌 ,  雷燮光 ,  苏毅

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/872

Abstract: 本发明涉及一种底部阳极肖特基器件，其承载在半导体衬底上，具有一作为阳极的底面，以及具有一覆盖在阳极上并和阳极具有相同的掺杂导电率的磊晶层。该底部阳极肖特基器件还包含一肖特基接触金属，该肖特基接触金属设置在若干沟槽中并覆盖在这些沟槽之间的半导体衬底的顶面。底部阳极肖特基器件还包含有若干个掺杂JBS区域，该掺杂JBS区域设置在若干侧壁上及位于前述沟槽的底面下方，并与阳极具有相反的导电类型，且这些掺杂JBS区域与设置在掺杂JBS区域之间的磊晶层构成一结势垒肖特基。而底部阳极肖特基器件更包含一超浅N型香农植入层，直接设置在前述掺杂JBS区域之间的磊晶层中以及肖特基接触金属下方。

公开(公告)号：CN102738211B

公开(公告)日：2014-12-10

申请号：CN201210067439.7

申请日：2012-03-05

Applicant: 万国半导体股份有限公司

Inventor： 雷燮光 ,  苏毅 ,  伍时谦 ,  安荷·叭剌

IPC: H01L29/06 ,  H01L27/06 ,  H01L21/822

CPC classification number: H01L29/7806 ,  H01L27/0629 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明涉及一种在MOSFET器件中集成肖特基二极管的新方法，以及一种将场效应晶体管和肖特基二极管组合在一起的集成结构。其中，形成在衬底组合中的多个沟槽沿衬底组合的纵深方向延伸，并在多个沟槽之间构成台面结构。用导电材料填充每个沟槽，与沟槽侧壁通过电介质材料分开，形成一个栅极区。每个台面结构中的两个第一导电类型的本体区构成势阱，一部分位于衬底组合的纵深方向中。衬底组合的裸露部分将本体区分开。每个本体区中第二导电类型的源极区在每个势阱附近的对边上。每个势阱中的肖特基势垒金属在交界处形成肖特基结，衬底组合的裸露部分裸露的垂直侧壁将本体区分开。

公开(公告)号：CN102768994A

公开(公告)日：2012-11-07

申请号：CN201210138850.9

申请日：2012-04-23

Applicant: 万国半导体股份有限公司

Inventor： 苏毅 ,  伍时谦 ,  安荷·叭剌 ,  常虹 ,  金钟五 ,  陈军

IPC: H01L21/8249 ,  H01L21/768 ,  H01L27/06

CPC classification number: H01L29/7801 ,  H01L21/26586 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0891 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/47 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7806 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/782 ,  H01L29/872

Abstract: 本发明涉及一种在功率MOSFET内集成肖特基二极管。半导体器件包括多个沟槽，多个沟槽含有在有源区中的有源栅极沟槽，以及在有源区外部的截止区中的栅极滑道/截止沟槽和屏蔽电极吸引沟槽。栅极滑道/截止沟槽包括限定位于有源区外部的台面结构的一个或多个沟槽。第一导电区形成于多个沟槽中。中间电介质区和截止保护区形成于限定台面结构的沟槽中。第二导电区形成于限定台面结构的那部分沟槽中。第二导电区通过中间电介质区，与第一导电区电绝缘。到第二导电区形成第一电接触，到屏蔽电极吸引沟槽中第一导电区形成第二电接触。一个或多个肖特基二极管形成于台面结构中。

公开(公告)号：CN102386182A

公开(公告)日：2012-03-21

申请号：CN201110200041.1

申请日：2011-07-06

Applicant: 万国半导体股份有限公司

Inventor： 苏毅 ,  安荷·叭剌

IPC: H01L27/02 ,  H01L29/78 ,  H01L21/82

Abstract: 本发明涉及在不增加掩膜层以及制备工艺程序的数量的前提下，提供的一种在一个分立的功率MOS场效应管内集成一个或多个传感场效应管的功率器件及其制备方法。该半导体器件包含一个主场效应管以及一个或多个传感场效应管；传感场效应管的晶体管部分被主场效应管的晶体管包围着；包围主场效应管的电绝缘结构，使主场效应管的源极和本体区，与传感场效应管的源极和本体区电绝缘。传感场效应管源极垫位于主场效应管的边缘处，并与传感场效应管的晶体管部分分隔开；传感场效应管源极垫通过传感场效应管探针金属，连接到传感场效应管的晶体管部分；配置绝缘结构，使传感场效应管的晶体管部分以及传感场效应管源极垫位于主场效应管的有源区外部。