公开(公告)号：CN104733531B

公开(公告)日：2018-04-03

申请号：CN201410739179.2

申请日：2014-12-08

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  马督儿·博德 ,  李亦衡 ,  常虹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/42368 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/8725

Abstract: 一种为功率MOSFET制备双氧化物厚度的沟槽栅极结构的方法，包括制备一个半导体衬底；在衬底的顶面上制备一个第一沟槽；在第一沟槽中制备一个第一氧化层，第一氧化层具有从第一沟槽的底部开始的第一深度；沿第一沟槽的侧壁和第一氧化层上，制备一个电介质垫片；使用电介质垫片作为掩膜，刻蚀第一氧化层到第二深度，第二深度小于第一深度；除去电介质垫片；并且沿第一氧化层上方的第一沟槽侧壁，制备第二氧化层，第二氧化层的厚度比第一氧化层的厚度薄。

公开(公告)号：CN104300010A

公开(公告)日：2015-01-21

申请号：CN201410278452.6

申请日：2014-06-20

Applicant: 万国半导体股份有限公司

Inventor： 马督儿·博德 ,  哈姆扎·依玛兹 ,  高立德 ,  卡西克·帕德马纳班

IPC: H01L29/808 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L21/02164 ,  H01L21/26586 ,  H01L21/28035 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7828 ,  H01L29/7832 ,  H01L29/8083

Abstract: 在一些实施例中，常态导通高压开关器件（“常态导通开关器件”）引入了沟槽栅极端和掩埋掺杂栅极区。在其他实施例中，所形成的表面栅极控制的常态导通高压开关器件带有沟槽结构，并且引入了表面栅极电极控制的表面通道。表面栅极控制的常态导通开关器件还引入了沟槽栅极电极和掩埋掺杂栅极区，以耗尽导电通道，帮助断开常态导通开关器件。因此利用现有的高压MOSFET制备工艺，可以轻松地制备常态导通开关器件，并与MOSFET器件集成。

公开(公告)号：CN104009083A

公开(公告)日：2014-08-27

申请号：CN201410057850.5

申请日：2014-02-20

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  马督儿·博德 ,  高立德 ,  哈姆扎·依玛兹 ,  王晓彬 ,  潘继 ,  常虹 ,  金钟五

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各个方面提出了一种功率MOSFET器件的端接结构。端接沟槽形成在半导体材料中，包围着MOSFET的有源区。端接沟槽还包含导电材料的第一和第二部分。导电材料的第一和第二部分相互电绝缘。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN104009083B

公开(公告)日：2018-04-27

申请号：CN201410057850.5

申请日：2014-02-20

Applicant: 万国半导体股份有限公司

Inventor： 李亦衡 ,  马督儿·博德 ,  高立德 ,  哈姆扎·依玛兹 ,  王晓彬 ,  潘继 ,  常虹 ,  金钟五

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明的各个方面提出了一种功率MOSFET器件的端接结构。端接沟槽形成在半导体材料中，包围着MOSFET的有源区。端接沟槽还包含导电材料的第一和第二部分。导电材料的第一和第二部分相互电绝缘。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN103022156B

公开(公告)日：2015-02-11

申请号：CN201210337069.4

申请日：2012-09-13

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  苏毅 ,  金钟五 ,  常虹 ,  哈姆扎·依玛兹 ,  伍时谦

IPC: H01L29/872 ,  H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/823487 ,  H01L27/06 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872

Abstract: 本发明涉及一种带有集成肖特基势垒二极管的沟槽MOSFET器件，其中肖特基二极管包括一个形成在半导体衬底上的半导体层；形成在半导体层中的第一和第二沟槽，其中第一和第二沟槽内衬薄电介质层，并用沟槽导体层部分填充，第一电介质层填充第一和第二沟槽的剩余部分；以及一个形成在第一和第二沟槽之间的半导体层顶面上的肖特基金属层。所形成的肖特基二极管中，肖特基金属层作为阳极，第一和第二沟槽之间的半导体层作为阴极。每个第一和第二沟槽中的沟槽导体层电连接到肖特基二极管的阳极。在一个实施例中，所形成的肖特基二极管与沟槽场效应晶体管集成在同一个半导体衬底上。

公开(公告)号：CN104253164B

公开(公告)日：2017-08-29

申请号：CN201410277657.2

申请日：2014-06-20

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  李亦衡

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/78 ,  H01L21/329 ,  H01L21/28

Abstract: 本发明的各个方面提出了一种肖特基结构，其中两个沟槽形成在半导体材料中。沟槽通过台面结构相互间隔开。每个沟槽都有第一和第二导电部分，内衬第一和第二侧壁。第一和第二部分导电材料在每个沟槽中相互电绝缘。肖特基接头形成在最外面的导电部分之间的任意位置。肖特基结构形成在器件晶片的有源区或端接区中。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。

公开(公告)号：CN103022156A

公开(公告)日：2013-04-03

申请号：CN201210337069.4

申请日：2012-09-13

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  苏毅 ,  金钟五 ,  常虹 ,  哈姆扎·依玛兹 ,  伍时谦

IPC: H01L29/872 ,  H01L27/06 ,  H01L29/78

CPC classification number: H01L29/7813 ,  H01L21/823487 ,  H01L27/06 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/456 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/7806 ,  H01L29/872

Abstract: 本发明涉及一种带有集成肖特基势垒二极管的沟槽MOSFET器件，其中肖特基二极管包括一个形成在半导体衬底上的半导体层；形成在半导体层中的第一和第二沟槽，其中第一和第二沟槽内衬薄电介质层，并用沟槽导体层部分填充，第一电介质层填充第一和第二沟槽的剩余部分；以及一个形成在第一和第二沟槽之间的半导体层顶面上的肖特基金属层。所形成的肖特基二极管中，肖特基金属层作为阳极，第一和第二沟槽之间的半导体层作为阴极。每个第一和第二沟槽中的沟槽导体层电连接到肖特基二极管的阳极。在一个实施例中，所形成的肖特基二极管与沟槽场效应晶体管集成在同一个半导体衬底上。

公开(公告)号：CN104300010B

公开(公告)日：2017-05-03

申请号：CN201410278452.6

申请日：2014-06-20

Applicant: 万国半导体股份有限公司

Inventor： 马督儿·博德 ,  哈姆扎·依玛兹 ,  高立德 ,  卡西克·帕德马纳班

IPC: H01L29/808 ,  H01L29/06

CPC classification number: H01L29/7827 ,  H01L21/02164 ,  H01L21/26586 ,  H01L21/28035 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7828 ,  H01L29/7832 ,  H01L29/8083

Abstract: 在一些实施例中，常态导通高压开关器件（“常态导通开关器件”）引入了沟槽栅极端和掩埋掺杂栅极区。在其他实施例中，所形成的表面栅极控制的常态导通高压开关器件带有沟槽结构，并且引入了表面栅极电极控制的表面通道。表面栅极控制的常态导通开关器件还引入了沟槽栅极电极和掩埋掺杂栅极区，以耗尽导电通道，帮助断开常态导通开关器件。因此利用现有的高压MOSFET制备工艺，可以轻松地制备常态导通开关器件，并与MOSFET器件集成。

公开(公告)号：CN104733531A

公开(公告)日：2015-06-24

申请号：CN201410739179.2

申请日：2014-12-08

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  马督儿·博德 ,  李亦衡 ,  常虹

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/42368 ,  H01L29/4236 ,  H01L29/4916 ,  H01L29/66666 ,  H01L29/66719 ,  H01L29/66734 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/8725

Abstract: 一种为功率MOSFET制备双氧化物厚度的沟槽栅极结构的方法，包括制备一个半导体衬底；在衬底的顶面上制备一个第一沟槽；在第一沟槽中制备一个第一氧化层，第一氧化层具有从第一沟槽的底部开始的第一深度；沿第一沟槽的侧壁和第一氧化层上，制备一个电介质垫片；使用电介质垫片作为掩膜，刻蚀第一氧化层到第二深度，第二深度小于第一深度；除去电介质垫片；并且沿第一氧化层上方的第一沟槽侧壁，制备第二氧化层，第二氧化层的厚度比第一氧化层的厚度薄。

公开(公告)号：CN104253164A

公开(公告)日：2014-12-31

申请号：CN201410277657.2

申请日：2014-06-20

Applicant: 万国半导体股份有限公司

Inventor： 高立德 ,  李亦衡

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/78 ,  H01L21/329 ,  H01L21/28

Abstract: 本发明的各个方面提出了一种肖特基结构，其中两个沟槽形成在半导体材料中。沟槽通过台面结构相互间隔开。每个沟槽都有第一和第二导电部分，内衬第一和第二侧壁。第一和第二部分导电材料在每个沟槽中相互电绝缘。肖特基接头形成在最外面的导电部分之间的任意位置。肖特基结构形成在器件晶片的有源区或端接区中。要强调的是，本摘要必须使研究人员或其他读者快速掌握技术说明书的主旨内容，本摘要符合以上要求。应明确，本摘要将不用于解释或局限权利要求书的范围或意图。